[发明专利]用于静态存储器功能检测的晶圆允收测试模块和方法

权利要求书

1.一种用于静态存储器功能检测的晶圆允收测试模块，其特征在于：晶圆允收测试模块包括形成于晶圆上的由测试图形组成的精简指令内建自我测试电路，所述精简指令内建自我测试电路用于对形成于所述晶圆上的静态存储器进行功能检测；

所述静态存储器包括存储单元阵列，地址解码器，数据输入端口，灵敏放大器；

所述精简指令内建自我测试电路包括：环形振荡器，分频器，计数器，数据锁存器和比较器；

所述精简指令内建自我测试电路在晶圆允收测试设备提供的直流电压下工作；

所述环形振荡器和所述分频器用于形成内部时钟信号；

所述计数器用于对所述内部时钟信号进行计数，所述计数同时作为所述地址解码器和所述数据输入端口的输入信号；所述计数器的最高有效位作为读写控制信号；

所述数据锁存器和比较器连接所述地址解码器的输出端和所述灵敏放大器的输出端，所述数据锁存器和比较器用于对所述地址解码器的输出信号和所述灵敏放大器的输出信号进行比较并根据比较结果判断测试结果是成功还是失败；

所述计数器由n+1位触发器连接形成，由第1至n位的所述触发器的输出信号形成n位所述计数，由第n+1位所述触发器的输出信号形成所述读写控制信号；

第n+1位所述触发器的输出信号为0时，所述读写控制信号为写信号，在所述写信号的控制下对所述存储单元阵列进行写操作，所述写操作中，所述计数从0开始逐渐增加并依次在和所述计数相同的地址中写入和所述计数相同的数据；

第n+1位所述触发器的输出信号为1时，所述读写控制信号为读信号，在所述读信号的控制下对所述存储单元阵列进行读操作，所述读操作中，所述计数从0开始逐渐增加并通过所述灵敏放大器依次读取和所述计数相同的地址中的数据。

2.如权利要求1所述的用于静态存储器功能检测的晶圆允收测试模块，其特征在于：所述环形振荡器由奇数个反相器首尾相连形成。

3.如权利要求1所述的用于静态存储器功能检测的晶圆允收测试模块，其特征在于：所述触发器采用D触发器。

4.如权利要求1所述的用于静态存储器功能检测的晶圆允收测试模块，其特征在于：当所述数据锁存器和比较器的输出表示所述地址解码器的输出信号和所述灵敏放大器的输出信号相同时，所述测试结果为成功；当所述数据锁存器和比较器的输出表示所述地址解码器的输出信号和所述灵敏放大器的输出信号不相同时，所述测试结果为失败。

5.如权利要求1所述的用于静态存储器功能检测的晶圆允收测试模块，其特征在于：所述存储单元阵列的存储单元的数量小于等于2ⁿ。