[发明专利]阵列基板及其制备方法、液晶显示面板、显示装置在审
申请号: | 201911053760.8 | 申请日: | 2019-10-31 |
公开(公告)号: | CN110764329A | 公开(公告)日: | 2020-02-07 |
发明(设计)人: | 陈鹏;赵剑;毛大龙;刘子正;王志贤 | 申请(专利权)人: | 京东方科技集团股份有限公司;武汉京东方光电科技有限公司 |
主分类号: | G02F1/1362 | 分类号: | G02F1/1362;G09G3/36;H01L27/12;H01L21/77 |
代理公司: | 11274 北京中博世达专利商标代理有限公司 | 代理人: | 申健 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 公共电极线 数据线 栅线 薄膜晶体管 像素电极 亚像素区域 阵列基板 电连接 衬底 漏极 条栅 源极 数据线电连接 液晶显示面板 寄生电容 显示装置 同材料 源图案 交叠 同层 绝缘 制备 半导体 平行 | ||
1.一种阵列基板,其特征在于,包括:衬底,设置于所述衬底上的多条栅线、多条数据线以及多条公共电极线;所述栅线和所述数据线平行,所述公共电极线与所述栅线交叉;多条所述公共电极线之间相互绝缘;
多条所述栅线和/或多条所述数据线,与多条所述公共电极线限定出多个亚像素区域,所述亚像素区域设置有至少一个薄膜晶体管以及像素电极;所述像素电极与所述公共电极线同层同材料;
所述薄膜晶体管包括栅极、半导体有源图案、源极和漏极;所述薄膜晶体管的源极与所述数据线电连接,漏极与所述像素电极电连接,栅极与所述栅线电连接。
2.根据权利要求1所述的阵列基板,其特征在于,所述栅极设置于所述半导体有源图案靠近所述衬底一侧,作为底栅极;
所述薄膜晶体管还包括设置于所述源极和所述漏极远离所述衬底的一侧的顶栅极;所述顶栅极与所述底栅极电连接。
3.根据权利要求2所述的阵列基板,其特征在于,所述栅线充当所述薄膜晶体管的所述顶栅极。
4.根据权利要求2所述的阵列基板,其特征在于,沿所述衬底的厚度方向,所述薄膜晶体管中,所述底栅极在所述衬底上的正投影覆盖所述半导体有源图案在所述衬底上的正投影;
所述栅线在所述衬底上的正投影,覆盖与该栅线连接的所述薄膜晶体管中所述半导体有源图案在所述衬底上的正投影。
5.根据权利要求1所述的阵列基板,其特征在于,所述薄膜晶体管的沟道呈U形。
6.根据权利要求1-5任一项所述的阵列基板,其特征在于,每个所述亚像素区域中均设置有两个所述薄膜晶体管。
7.根据权利要求1-5任一项所述的阵列基板,其特征在于,所述亚像素区域还设置有公共电极;
每根所述公共电极线与沿其延伸方向排布的一排所述亚像素区域中所述公共电极电连接。
8.一种液晶显示面板,其特征在于,包括权利要求1-7任一项所述的阵列基板。
9.一种显示装置,其特征在于,包括权利要求8所述的液晶显示面板、栅极驱动电路、源极驱动电路以及公共电极驱动电路;
所述栅极驱动电路与多条栅线连接;
所述源极驱动电路与多条数据线连接;
所述公共电极驱动电路与多条公共电极线连接;所述公共电极驱动电路用于分别向每条所述公共电极线输出公共电压。
10.一种阵列基板的制备方法,其特征在于,包括:在衬底上形成多条栅线、多条数据线以及多条公共电极线;所述栅线和所述数据线平行,所述公共电极线与所述栅线交叉;多条所述公共电极线之间相互绝缘;多条所述栅线与多条所述公共电极线限定出多个亚像素区域;
所述阵列基板的制备方法,还包括:在所述亚像素区域形成至少一个薄膜晶体管以及与所述薄膜晶体管连接的像素电极;
所述薄膜晶体管包括栅极、半导体有源图案、源极和漏极;所述薄膜晶体管的源极与所述数据线电连接,漏极与所述像素电极电连接,栅极与所述栅线电连接;
其中,所述像素电极与所述公共电极线通过同一次构图工艺形成,所述源极和所述漏极与所述数据线通过同一次构图工艺形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;武汉京东方光电科技有限公司,未经京东方科技集团股份有限公司;武汉京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911053760.8/1.html,转载请声明来源钻瓜专利网。