[发明专利]制造半导体元件的方法

说明书

一种制造半导体元件的方法包括以下操作：定义具有第一金属图案间距(MX‑1_P)的第一金属图案(MX‑1)；在第一金属图案之上沉积绝缘层；在绝缘层上定义具有多个基础位置的基础栅格，此些基础位置具有coreX间距(CoreX_P)；移除绝缘层的预定部分以形成穿过预定组基础位置的多个基础开口；以及使用定向蚀刻(DrE)延伸基础开口以形成扩展基础开口，该等扩展基础开口用以形成下一金属层MX图案。

技术领域

本揭露是关于一种半导体元件的制造方法，特别是关于半导体元件的图案设计的方法。

背景技术

半导体集成电路(integrated circuit；IC)行业随着IC材料及设计的技术进步已持续经历快速发展，生产出了连续世代的IC，每一新的世代皆具有比上一世代更小的几何形状及更复杂的电路。用于生产每一新的世代的IC的相关联布局、元件结构及制造制程的复杂性已相应地增加，以实现设计的功能密度。

与金属图案化相关联的先进图案化及蚀刻制程的效能受到与所制造的特定IC元件布局配置相关联的密度梯度效应(density gradient effect,DGE)及/或着陆效应(landing effects,LE)的影响。对切割金属图案的相对位置及间隔的考虑及调整用以减轻一些DGE/LE，并提高所得IC的均匀性及效能。

发明内容

根据一些实施例，使用一种方法制造半导体元件，此方法包括如下步骤：定义具有第一金属图案间距(MX-1_P)的第一金属图案(MX-1)；在此第一金属图案之上沉积绝缘层；定义具有多个基础(core)位置的基础栅格，此些基础位置具有间距CoreX_P；移除绝缘层的部分以在基础位置的预定部分中形成多个基础开口；以及使用定向蚀刻蚀刻此些基础开口以形成扩展基础开口。

附图说明

当结合随附诸图阅读时，自以下详细描述最佳地理解本揭示案的态样。应注意，根据行业上的标准实务，各种特征未按比例绘制。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。

图1为根据一些实施例的基础栅格的俯视图；

图2为根据一些实施例的包括多个基础的基础栅格的俯视图；

图3为根据一些实施例的其中基础已经由导向(或定向)蚀刻得以延伸并填充有导电材料(例如，金属)的基础栅格的俯视图；

图4为根据一些实施例的其中基础已经由导向蚀刻得以延伸并填充有导电材料(例如，金属)的基础栅格的俯视图；

图5A至图5D为根据一些实施例的具有Pitch_MX-1值与CoreX_p值之间的各种比率的基础栅格的俯视图；

图6A至图6H为根据一些实施例的具有Pitch_MX-1值与CoreX_p值之间的各种比率的基础栅格的俯视图，其中基础已经由导向蚀刻得以延伸并填充有导电材料(例如，金属)；

图7为根据一些实施例的示出金属切割位置的金属层的俯视图；

图8为根据一些实施例的用于产生导电图案的方法的流程图；

图9为根据一些实施例的用于产生导电图案的自动置放与布线(automatedplacement and routing,APR)方法的流程图；

图10为根据一些实施例的用于产生导电图案的方法的流程图；

图11为根据一些实施例的集成电路的制造制程的流程图；

图12为根据一些实施例的电子制程控制(electronic process control,EPC)系统的方块图。