[发明专利]半导体装置

说明书

一种半导体装置。本揭示内容描述了用于为一装置个别地选择通道条的数量的技术。通过定义包括表面主动区和深度/高度的三维主动区域来选择通道条。在主动区域中的半导体条被选择做为通道条。被包含在主动区域中的半导体条将配置为通道条。不被包括在主动区域中的半导体条未被选择做为通道条并且通过辅助缓冲层与源极/漏极结构分隔。

技术领域

本揭示内容是关于具有纳米线堆叠环绕式栅极(Nanowire stack GAA device)的半导体装置。

背景技术

互补金属氧化物半导体(Complementary metal oxide semiconductor；CMOS)晶体管是集成电路的构建模块。更快的CMOS开关速度需要更高的驱动电流，此会缩短CMOS晶体管的栅极长度。较短的栅极长度导致不理想的“短通道效应”，其中栅极的电流控制功能受到损害。已经开发鳍式场效晶体管(FinFET)用来克服短通道效应等。作为改善通道的静电控制的进一步步骤，已经开发了具有环绕栅极的晶体管，其中栅极部分可从半导体通道或通道条的上表面和侧壁围绕半导体通道或通道条。

发明内容

本揭示内容的一态样提供了一种半导体装置，包括：基板、第一半导体层和第二半导体层、栅极结构、源极/漏极结构、以及第一缓冲层。第一半导体层和第二半导体层在基板上方，第一半导体层在第一方向上位于第二半导体层上方。栅极结构围绕第一半导体层和第二半导体层。源极/漏极结构从不同于第一方向的第二方向连接到第一半导体层。第一缓冲层将源极/漏极结构与第二半导体层分隔。

附图说明

本揭示内容的态样在结合附图阅读以下详细说明时得以最清晰地理解。在附图中，相同的参考编号标识相似的元件或操作，除非上下文另有指示。附图中元件的尺寸和相对位置不一定按比例绘制。事实上，各种特征的尺寸可任意增大或减小，以便于论述明晰。

图1A至图1D示出根据本揭示内容的示例性实施方式的装置的实施方式；

图2是根据本揭示内容的示例性实施方式的示例性制程；

图3A至图10示出在图2的示例性制程下处于不同制造阶段的晶圆的视图；

图11是根据本揭示内容的示例性实施方式的另一示例性制程；

图12至图18示出在图11的示例性制程下处于不同制造阶段的晶圆的视图；

图19是根据本揭示内容的示例性实施方式的另一示例性制程；

图20至图28示出在图19的示例性制程下处于不同制造阶段的晶圆的视图。

【符号说明】

100...装置

110...基板

111...下部

112...半导体条

112(1)...半导体条

112(2)...半导体条

112(3)...半导体条

112(4)...半导体条

120...源极/漏极结构

130...辅助缓冲层

140...栅极结构

142...栅极电极

144...栅极介电层

150...缓冲层

152...缓冲层

160...辅助缓冲层