[发明专利]修复芯片的fuse电路的方法在审
| 申请号： | 201911058430.8 | 申请日： | 2019-10-30 |
| 公开（公告）号： | CN110648964A | 公开（公告）日： | 2020-01-03 |
| 发明（设计）人： | 徐晓俊 | 申请（专利权）人： | 华虹半导体(无锡)有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/525 |
| 代理公司： | 31211 上海浦一知识产权代理有限公司 | 代理人： | 罗雅文 |
| 地址： | 214028 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 芯片侧表面 抛光 芯片 电路位置 断点位置 修复 半导体制造领域 选择性刻蚀 版图设计 电路功能 电路结构 电路修复 淀积金属 断点 减小 开窗 电路 上层 金属 申请 | ||
1.一种修复芯片的fuse电路的方法，其特征在于，所述方法包括：
根据芯片对应的版图设计信息，获取芯片上的fuse电路位置；
对所述fuse电路位置对应的芯片侧表面进行抛光；
确定抛光后的芯片侧表面上fuse线的两个断点位置；
对所述两个断点位置进行选择性刻蚀；
在所述抛光后的芯片侧表面淀积金属Pt，所述金属Pt连接所述fuse线的两个断点。
2.根据权利要求1所述的方法，其特征在于，所述对所述fuse电路位置对应的芯片侧表面进行抛光，包括：
将所述芯片固定于载具；
通过化学机械抛光CMP方式，对所述fuse电路位置对应的芯片侧表面进行抛光。
3.根据权利要求1所述的方法，其特征在于，所述确定抛光后的芯片侧表面上fuse线的两个断点位置，包括：
将抛光后的芯片放入聚焦离子束FIB设备；
通过所述FIB设备确定所述抛光后的芯片侧表面上fuse线的两个断点位置。
4.根据权利要求1所述的方法，其特征在于，所述对所述两个断点位置进行选择刻蚀，包括：
利用FIB设备对所述两个断点位置进行选择性刻蚀。
5.根据权利要求1所述的方法，其特征在于，在所述根据芯片对应的版图设计信息，获取芯片上的fuse电路位置之前，还包括：
对封装产品进行解封，得到所述芯片。
6.根据权利要求1所述的方法，其特征在于，所述在所述抛光后的芯片侧表面淀积金属Pt，包括：
通过FIB设备在所述抛光后的芯片侧表面的预定区域淀积金属Pt，所述预定区域包括所述fuse线的两个断点，所述预定区域的面积小于所述芯片侧表面的面积。
7.根据权利要求4所述的方法，其特征在于，所述利用FIB设备对所述两个断点位置进行选择性刻蚀，包括：
根据所述芯片的基底材料、所述两个断点位置的尺寸特征确定选择性刻蚀的扫描策略、离子束类型、离子能量与离子束电流；
在所述FIB设备中，利用气体选择刻蚀方式对所述两个断点位置进行选择性刻蚀。
8.根据权利要求1至7任一所述的方法，其特征在于，所述fuse线为poly层次结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司，未经华虹半导体(无锡)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911058430.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种硅通孔互连结构的制备方法
- 下一篇：阵列基板的制造方法及阵列基板
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
