[发明专利]修复芯片的fuse电路的方法

说明书

本申请公开了一种修复芯片的fuse电路的方法，涉及半导体制造领域，该方法包括：根据芯片对应的版图设计信息，获取芯片上的fuse电路位置；对fuse电路位置对应的芯片侧表面进行抛光；确定抛光后的芯片侧表面上fuse线的两个断点位置；对两个断点位置进行选择性刻蚀；在抛光后的芯片侧表面淀积金属Pt，金属Pt连接fuse线的两个断点；解决了现有的fues电路修复方法容易损坏芯片的其他电路功能，修复率低的问题；达到了减小开窗面积、不破坏fuse线上层的电路结构，提高修复率的效果。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种修复芯片的fuse电路的方法。

背景技术

目前，集成电路芯片特别是智能卡类平台芯片中设置有fuse(熔丝)电路。fuse一般是芯片内部与功能控制有关的信号线，提供芯片在调试阶段的后门功能。每个芯片11的fuse线12延伸在晶圆上的划片槽13内，如图1所示，在芯片的减划过程中就可以切断fuse线，关闭后门功能。

然而，在后端应用过程中偶尔会有故障发生，为了对故障芯片进行调试，需要修复芯片的fuse电路。现有大多数产品的fuse线使用poly(多晶硅)层次，从表面开始的线路修复需要破坏较多层次结构，开窗面积大，容易对芯片的其他电路功能造成影响，降低修复成功率。

发明内容

本申请提供了一种修复芯片的fuse电路的方法，可以解决相关技术中修复fuse线时修复成功率低的问题。

一方面，本申请实施例提供了一种修复芯片的fuse电路的方法，该方法包括：

根据芯片对应的版图设计信息，获取芯片上的fuse电路位置；

对fuse电路位置对应的芯片侧表面进行抛光；

确定抛光后的芯片侧表面上fuse线的两个断点位置；

对两个断点位置进行选择性刻蚀；

在抛光后的芯片侧表面淀积金属Pt，金属Pt连接fuse线的两个断点。

可选的，对fuse电路位置对应的芯片侧表面进行抛光，包括：

将芯片固定于载具；

通过化学机械抛光CMP方式，对fuse电路位置对应的芯片侧表面进行抛光。

可选的，确定抛光后的芯片侧表面上fuse线的两个断点位置，包括：

将抛光后的芯片放入聚焦离子束FIB设备；

通过FIB设备确定抛光后的芯片侧表面上fuse线的两个断点位置。

可选的，对两个断点位置进行选择刻蚀，包括：

利用FIB设备对两个断点位置进行选择刻蚀。

可选的，在根据芯片对应的版图设计信息，获取芯片上的fuse电路位置之前，还包括：

对封装产品进行解封，得到芯片。

可选的，在抛光后的芯片侧表面淀积金属Pt，包括：

通过FIB设备在抛光后的芯片侧表面的预定区域淀积金属Pt，预定区域包括fuse线的两个断点，预定区域的面积小于芯片侧表面的面积。

可选的，利用FIB设备对两个断点位置进行选择性刻蚀，包括：

根据芯片的基底材料、两个断点位置的尺寸特征确定扫描策略、离子束类型、离子能量与离子束电流；

在FIB设备中，利用气体选择刻蚀方式对两个断点位置进行选择性刻蚀。

可选的，fuse线为poly层次结构。