[发明专利]集成电路结构及其制造方法

权利要求书

1.一种集成电路结构，包括：

体半导体区域；

第一半导体条带，在所述体半导体区域上方并连接到所述体半导体区域；

电介质层，包括氧化硅，其中，在所述氧化硅中掺杂碳原子，并且其中，所述电介质层包括：

水平部分，在所述体半导体区域的顶表面上方并与所述体半导体区域的顶表面接触；以及

垂直部分，连接到所述水平部分的一端，其中，所述垂直部分与所述第一半导体条带的下部的侧壁接触，其中，所述第一半导体条带的顶部突出高于所述垂直部分的顶表面以形成半导体鳍，并且所述水平部分和所述垂直部分具有相同的厚度；以及

栅极堆叠，在所述半导体鳍的侧壁和顶表面上延伸，并且

其中，所述电介质层是通过下列方式形成的：执行原子层沉积ALD循环形成SiOCN层，并且对所述SiOCN层执行退火工艺。

2.根据权利要求1所述的集成电路结构，其中，所述电介质层中的碳原子百分比低于约1%。

3.根据权利要求1所述的集成电路结构，其中，所述电介质层中还包括氯。

4.根据权利要求1所述的集成电路结构，还包括电介质区域，与所述水平部分重叠并接触所述水平部分，其中，所述电介质区域包括氧化硅，并且其中没有碳。

5.根据权利要求4所述的集成电路结构，其中，所述电介质区域的顶部突出高于所述垂直部分的所述顶表面以形成虚设电介质鳍，并且其中，所述栅极堆叠进一步在所述虚设电介质鳍的侧壁和顶表面上延伸。

6. 根据权利要求1所述的集成电路结构，还包括：

第二半导体条带和第三半导体条带，在所述体半导体区域上方并连接到所述体半导体区域；以及

隔离区域，在所述第二半导体条带和所述第三半导体条带之间并与所述第二半导体条带和所述第三半导体条带二者接触，其中，整个所述隔离区域由与所述电介质层相同的均匀电介质材料形成，并且其中，所述隔离区域中没有接缝。

7. 一种集成电路结构，包括：

体半导体衬底；以及

隔离区域，位于所述体半导体衬底上方并与所述体半导体衬底接触，其中，所述隔离区域包括：

电介质衬垫，包括氧化硅，其中，在所述氧化硅中掺杂碳原子；以及

电介质区域，填充所述电介质衬垫的相对的垂直部分之间的区域，其中，所述电介质区域包括氧化硅，并且其中没有碳，并且

其中，所述电介质衬垫是通过下列方式形成的：执行原子层沉积ALD循环形成SiOCN层，并且对所述SiOCN层执行退火工艺。

8.根据权利要求7所述的集成电路结构，其中，所述电介质区域还包括选自由如下各项组成的组的原子：氮原子、氯原子、及其组合。

9.根据权利要求7所述的集成电路结构，还包括半导体条带，所述半导体条带具有与所述电介质衬垫的侧壁接触的侧壁，其中，所述半导体条带的顶部突出高于所述隔离区域的顶表面以形成半导体鳍。

10.根据权利要求7所述的集成电路结构，其中，所述隔离区域还包括在所述电介质区域上方并且与所述电介质区域连接的突出部分，并且其中，所述突出部分和所述电介质区域由相同的电介质材料形成。

11.根据权利要求10所述的集成电路结构，还包括半导体鳍，位于所述隔离区域的一侧上，其中，所述突出部分的顶表面与所述半导体鳍的顶表面基本上共面。

12. 根据权利要求10所述的集成电路结构，还包括：

接触蚀刻停止层，位于所述突出部分上方并与所述突出部分接触；以及

层间电介质，与所述接触蚀刻停止层重叠并与所述接触蚀刻停止层接触。