[发明专利]集成电路结构及其制造方法

说明书

本公开涉及集成电路结构及其制造方法。一种集成电路结构包括：体半导体区域；第一半导体条带，在体半导体区域上方并连接到体半导体区域；以及电介质层，其中包括氧化硅。在氧化硅中掺杂碳原子。电介质层包括：水平部分，在体半导体区域的顶表面上方并与体半导体区域的顶表面接触；以及垂直部分，连接到水平部分的一端。垂直部分与第一半导体条带的下部的侧壁接触。第一半导体条带的顶部突出高于垂直部分的顶表面以形成半导体鳍。水平部分和垂直部分具有相同的厚度。栅极堆叠在半导体鳍的侧壁和顶表面上延伸。

技术领域

本公开涉及集成电路结构及其制造方法。

背景技术

随着集成电路的不断缩小以及对集成电路速度的越来越高的要求，晶体管需要具有更高的驱动电流以及越来越小的尺寸。由此开发出鳍式场效应晶体管(FinFET)。FinFET包括在衬底上方的垂直半导体鳍。半导体鳍用于形成源极区域和漏极区域，并在源极区域和漏极区域之间形成沟道区域。形成浅沟槽隔离(STI)区域以限定半导体鳍。FinFET还包括栅极堆叠，其被形成在半导体鳍的侧壁和顶表面上。

在STI区域和相应的FinFET的形成中，首先形成STI区域，并然后进行凹陷以形成半导体鳍，基于其形成FinFET。STI区域的形成可包括形成隔离衬垫(liner)，并然后使用可流动化学气相沉积在隔离衬垫上方形成氧化物区域。

发明内容

根据本公开的一个实施例，提供了一种集成电路结构，包括：体半导体区域；第一半导体条带，在所述体半导体区域上方并连接到所述体半导体区域；电介质层，包括氧化硅，其中，在所述氧化硅中掺杂碳原子，并且其中，所述电介质层包括：水平部分，在所述体半导体区域的顶表面上方并与所述体半导体区域的顶表面接触；以及垂直部分，连接到所述水平部分的一端，其中，所述垂直部分与所述第一半导体条带的下部的侧壁接触，其中，所述第一半导体条带的顶部突出高于所述垂直部分的顶表面以形成半导体鳍，并且所述水平部分和所述垂直部分具有相同的厚度；以及栅极堆叠，在所述半导体鳍的侧壁和顶表面上延伸。

根据本公开的另一实施例，提供了一种集成电路结构，包括：体半导体衬底；以及隔离区域，位于所述体半导体衬底上方并与所述体半导体衬底接触，其中，所述隔离区域包括：电介质衬垫，包括氧化硅，其中，在所述氧化硅中掺杂碳原子；以及电介质区域，填充所述电介质衬垫的相对的垂直部分之间的区域，其中，所述电介质区域包括氧化硅，并且其中没有碳。

根据本公开的又一实施例，提供了一种用于制造集成电路结构的方法，包括：蚀刻半导体衬底以形成沟槽；通过原子层沉积(ALD)循环形成第一电介质层，其中，所述第一电介质层延伸到所述沟槽中，并且其中，所述ALD循环包括：将六氯乙硅烷(HCD)脉冲到所述半导体衬底；清除所述HCD；在清除所述HCD之后，将三乙胺脉冲到所述半导体衬底；以及清除所述三乙胺；对所述第一电介质层执行退火工艺；以及对所述第一电介质层执行平坦化工艺，其中，经退火的第一电介质层的剩余部分形成隔离区域的一部分。

附图说明

在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1、2、3A、3B、4、5A、5B、6A、6B、6C、7-12、13A、13B和13C是根据一些实施例的浅沟槽隔离(STI)区域和鳍式场效应晶体管(FinFET)的形成中的中间阶段的透视图和截面图。

图14示出了根据一些实施例的SiNOC膜的形成中的原子层沉积(ALD)循环。

图15示出了根据一些实施例的由多个ALD循环形成的中间结构。

图16示出了根据一些实施例的在执行低温湿法退火工艺和高温湿法退火工艺之后的示意性结构。

图17示出了根据一些实施例的干法退火工艺之后的氧化硅的示意性化学结构。