[发明专利]半导体装置及其制造方法

说明书

涉及半导体装置及其制造方法。目的在于提供如下半导体装置，即，通过不在多晶硅附加构造的端部产生导电性膜的残渣，从而提高了制造成品率。半导体装置具有：第1导电型半导体层；第2导电型扩散层，其设置于半导体层的上层部；多晶硅附加构造，其隔着第1氧化硅膜而设置在扩散层之上，由多晶硅形成；第2氧化硅膜，其设置为与多晶硅附加构造的端面接触，从多晶硅附加构造的端面起具有平缓的向下的倾斜度；以及第3氧化硅膜，其在扩散层之上与多晶硅附加构造的端面分离开一定距离地设置，由第1氧化硅膜覆盖，第1氧化硅膜在覆盖第3氧化硅膜的部分隆起，由该隆起和具有平缓的向下的倾斜度的第2氧化硅膜构成具有平缓的阶梯状的表层的氧化硅膜。

技术领域

本发明涉及半导体装置，特别涉及提高了制造成品率的半导体装置。

背景技术

已知如果MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)等电力用半导体装置由于与通断动作相伴的装置温度的上升而发生异常动作，则有时会导致破损。因此，例如，如专利文献1所公开的那样多数采用如下结构，即，附加温度检测用二极管，在检测出温度上升的情况下，使通断动作停止等而防止异常动作。

另外，由于电力用半导体装置在通过导线键合将导线等压接于装置表面的电极焊盘时受到机械冲击力，因此例如如专利文献2所公开的那样，多数采用通过在电极焊盘之下附加冲击缓冲构造而缓冲向基底层的冲击的结构。这些附加构造通常多数将多晶硅形成为母材。

专利文献1：日本特开2010-129707号公报

专利文献2：日本特开平3-76250号公报

专利文献3：日本特开2011-82411号公报

在向电力用半导体装置设置这些以多晶硅膜为母材的附加构造(多晶硅附加构造)时，有时会产生在该多晶硅膜之上暂时形成了导电性膜后，去除该导电性膜的工序，但如果在该情况下在多晶硅膜的端部没有去除导电性膜而是残留下来，产生残渣，则多晶硅附加构造和下层的阱扩散层的绝缘耐量降低，成为不合格品，制造成品率降低。

在专利文献3中公开了如下技术，即，在去除形成于厚的绝缘膜之上的多晶硅膜时，为了不在绝缘膜的侧面产生多晶硅膜的残渣，重复一系列的图案化工序(形成抗蚀图案、蚀刻、去除抗蚀层)而将绝缘膜加工为台阶形状，将高的台阶去除而不产生残渣，但由于重复图案化工序，因而制造工序会变得复杂。

发明内容

本发明就是为了解决上述那样的问题而提出的，其目的在于提供如下半导体装置，即，通过不在多晶硅附加构造的端部产生导电性膜的残渣，从而提高了制造成品率。

本发明涉及的半导体装置的一个方案具备：第1导电型的半导体层；第2导电型的扩散层，其设置于所述半导体层的上层部；多晶硅附加构造，其隔着第1氧化硅膜而设置在所述扩散层之上，由多晶硅形成；第2氧化硅膜，其设置为与所述多晶硅附加构造的端面接触，从所述多晶硅附加构造的所述端面起具有平缓的向下的倾斜度；以及第3氧化硅膜，其在所述扩散层之上与所述多晶硅附加构造的所述端面分离开一定距离地设置，由所述第1氧化硅膜覆盖，所述第1氧化硅膜在覆盖所述第3氧化硅膜的部分隆起，由该隆起和具有所述平缓的向下的倾斜度的所述第2氧化硅膜构成具有平缓的阶梯状的表层的氧化硅膜。

发明的效果

能够得到如下半导体装置，即，通过具备第2氧化硅膜，由此即使在多晶硅附加构造之上暂时形成了导电性膜后实施了去除该导电性膜的工序的情况下，也不会在多晶硅附加构造的端部产生导电性膜的残渣，提高了制造成品率，其中，该第2氧化硅膜从多晶硅附加构造的端面起具有平缓的向下的倾斜度。

附图说明

图1是示意性地表示本发明涉及的实施方式1的沟槽栅型IGBT整体的上表面结构的俯视图。