[发明专利]一种基于指令扩展的流水线紧耦合加速器接口结构

说明书

本发明公开了一种基于指令扩展的流水线紧耦合加速器接口结构，包括相关检测模块和加速引擎，相关检测模块设置在译码级，用于检测加速指令对于寄存器文件RF访问的数据相关；当加速指令进入译码级后，启动相关检测模块，输入寄存器文件RF访问请求，仅当判断有相关产生，产生阻塞应答信号；加速引擎设置在运算执行级，由译码级通过级间寄存器reg3发出的加速器访问请求信号激活加速引擎部件，此时运算执行部件处于旁路状态，运算执行部件与加速器的访问应答进入多路选择器MUX1，多路选择器MUX1将在加速指令标识信号作用下选择相应的结果发往级间寄存器reg4。本发明具有极强的通用性，适用于多数处理器系统。

技术领域

本发明属于集成电路设计与处理器设计技术领域，具体涉及一种基于指令扩展的流水线紧耦合加速器接口结构。

背景技术

目前，以处理器为代表的超大规模集成电路一直都是微电子领域复杂度与技术难度最高的一个方向，其在体系结构的探索创新一直没有止步。传统的微处理器设计基于标准ISA(Instruction Set Architecture)，完成时序均衡的流水线设计，其中执行级实现了ISA规定的逻辑、算术等指令功能。一般的，ISA的正交性能够保证基于基本操作可以构建更高等级的函数运算，但是，这种基本指令带来通用性的同时也带来了无法提升在特定应用下的性能问题，因此，专用加速器在当前微处理器设计中大行其道。

当前，专用加速器的主要形式有：

(1)采用异构多核体系，主控处理器负责全局程序调度与控制，而协处理器则专门负责图像、视频、编解码等密集运算应用，这种体系的优势在于可以针对特殊应用快速完成异构体系设计，缩短研制周期与设计风险，但是缺点在于不同处理器核可能采用不同指令集，软件开发难度较大且移植性差；

(2)采用“主从式”IP集成形式，相对于异构体系，这里的协处理器没有指令系统，仅根据主处理器的命令按照既定的状态机被动的进行数据处理，并将数据处理结果反馈主处理器，这种体系的优势在于消除了指令集兼容的问题，但是缺点在于主控命令的下达与反馈耗时较长，硬件加速的实时性较差；

(3)采用流水线紧耦合结构，采用阻塞式执行，当浮点加速指令进入流水线后，由加速器接管该指令的执行，同时暂停主流水线，这种结构的优势在于加速指令以系统主频的速度执行，指令启动与结果返回的实时性最高，然后这种方案一方面仍然解析的是细粒度的基本指令，其仅对微操作加速，对复杂应用的加速效果不佳，同时该方案往往采用阻塞式执行，对主控程序的执行影响较大。

当今如何挖掘计算机体系结构的创新以寻求新的效能增长点成为研究的热点，而采用硬件加速器的方法无疑成为开销较小，效能较高的一种结构形态。然而，硬件加速器与主处理器在指令定义、集成形式、接口协议以及对流水线的影响方面都是需要考虑并解决的问题，其目的就是要以较小的资源开销获得效能的最大化提升，同时应易于应用程序的开发。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种基于指令扩展的流水线紧耦合加速器接口结构，不仅能够有效解决上述几个方面的问题，同时能够快速完成不同应用加速器的研发设计，具有非常大的应用价值。经检索相关专利，尚未发现有解决该问题的方法。

本发明采用以下技术方案：

一种基于指令扩展的流水线紧耦合加速器接口结构，包括相关检测模块和加速引擎，相关检测模块设置在译码级，用于检测加速指令对于寄存器文件RF访问的数据相关；当加速指令进入译码级后，启动相关检测模块，输入寄存器文件RF访问请求，当判断有相关产生，产生阻塞应答信号；加速引擎设置在运算执行级，由译码级通过级间寄存器reg3发出的加速器访问请求信号激活加速引擎部件，此时运算执行部件处于旁路状态，运算执行部件与加速器的访问应答进入多路选择器MUX1，多路选择器MUX1在加速指令标识信号作用下选择结果发往级间寄存器reg4。