[发明专利]一种NMOS开关管共享限流电阻芯片电路

说明书

一种NMOS开关管共享限流电阻芯片电路，通过将相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享，既能够大大地减少限流电阻数量，又能够保证NMOS管的安全，从而有利于控制NMOS开关管芯片的面积和成本。

技术领域

本发明涉及芯片电路集成技术，特别是一种NMOS开关管共享限流电阻芯片电路，通过将相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享，既能够大大地减少限流电阻数量，又能够保证NMOS管的安全，从而有利于控制NMOS开关管芯片的面积和成本。

背景技术

CMOS开关中包含有NMOS，通常是NMOS的漏端和源端直接为开关的输入与输出，而栅极为控制端。但在实际设计电路中应对NMOS需进行ESD防护(ESD，Electro-Staticdischarge，静电释放)。通过NMOS开关管的ESD仿真宏模型可以知晓，NMOS开关管的漏极D连接NPN三极管的集电极c(流入集电极的电流为Ic，流入漏极的电流为Ids)，源极S连接NPN三极管的发射极e后接地，衬底B连接NPN三极管的基极b(衬底流出电流包括Isub，衬底通过衬底电阻Rsub接地，衬底电阻Rsub上流过Isub)，NMOS开关管的栅极G为控制端。当漏端电压Vd从0V增加，漏端到衬底结是反偏的，一旦Vd进入雪崩击穿区，耗尽层中的电场变得足够高，通过碰撞电离，产生许多电子-空穴对。电子流到漏端成为漏端电流的一部分。空穴注入到衬底，产生衬底电流Isub。当Isub增加，在衬底电阻上的电压降Vbe就会增加，最终源端到衬底结正偏，引起电子从源端发射到衬底。当Vbe达到0.5V，横向NPN管导通，电子电流到达漏端，进一步增加了产生的电子空穴对。由于不再需要高电场维持碰撞电离电流，漏端电压下降，snapback(负阻)发生了。对此，现有技术采取的措施是在NMOS管的两端串联电阻，限制衬底电流Isub，进而不让NMOS管snapback(负阻)发生。一般以一个NMOS管来作为开关举例，即其栅极G连接内部控制信号端s2n，漏极D通过漏端限流电阻连接开关共高端NO，源极S通过源端限流电阻连接开关共低端COM，衬底连接接地端GND，GND代表着芯片的最低电位。一个NMOS管是芯片的最小一个单元，实际电路是多个这样的小单元并联起来的，每一个NMOS管都接入足够大的限流电阻，而并联使得芯片的总导通电阻降低，因为最后的电阻是并联后的总电阻。本发明人发现，由于每一个NMOS管的源极和漏极都是独立的，在进行相应的版图设计时需要将每一个单元分开，即每一个NMOS管都有各自独立的漏端限流电阻和源端限流电阻，这会大大增加芯片面积进而增加成本。本发明人认为，如果通过将相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享，就既能够大大地减少限流电阻数量，又能够保证NMOS管的安全，从而有利于控制NMOS开关管芯片的面积和成本。

发明内容

本发明针对现有技术中存在的缺陷或不足，提供一种NMOS开关管共享限流电阻芯片电路，通过将相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享，既能够大大地减少限流电阻数量，又能够保证NMOS管的安全，从而有利于控制NMOS开关管芯片的面积和成本。

本发明的技术方案如下：

一种NMOS开关管共享限流电阻芯片电路，其特征在于，包括栅极均分别连接到内部控制信号端上的若干个NMOS管，所述若干个NMOS管中的相邻NMOS管漏端通过同一个漏端限流电阻连接到开关共高端，所述若干个NMOS管中的相邻NMOS管源端通过同一个源端限流电阻连接到开关共低端，所述若干个NMOS管中的每一个NMOS管衬底均连接到接地端。

所述若干个NMOS管中的相邻NMOS管之间共享漏端限流电阻与共享源端限流电阻呈依次交错共享分布。