[发明专利]半导体测试结构、制备方法及半导体测试方法

说明书

本发明提供一种半导体测试结构、制备方法及半导体测试方法，制备方法包括：提供测试衬底，形成测试器件层，形成有第一互连接触部、第二互连接触部及至少一层金属层，形成接触孔及测试孔，于接触孔的内壁表面形成贯穿接触部，于测试孔中形成绝缘测试部，本发明的半导体测试结构及方法，基于绝缘测试部将测试衬底隔离，通过第一互连接触部、金属层、第二互连接触部将测试衬底电性引出，实现了隔离结构的测试，基于本发明的方案设计，可以在早期进行隔离结构的测试，如在WAT阶段进行测试，进一步，基于本发明的方案还可以进行接触柱之间电性测试，可以基于方案设计进行VBD测试，即同时具有VBD测试功能和隔离结构(如TSI)的测试功能。

技术领域

本发明属于半导体测试技术领域，特别是涉及一种半导体测试结构、半导体测试结构的制备方法及半导体测试方法。

背景技术

在集成电路制造当中，可靠性评估是工艺开发的重要部分。然而，器件中的隔离结构难以得到有效监测，特别是难以进行早期有效监测，例如，用来隔离阱区(Well)防止漏电的贯穿隔离结构(TSI)的监测就存在上述问题，目前，只有到了Sort测试才能探测到Well漏电，并以此来反推TSI工艺是否有问题，并且还有可能因为被其他问题掩盖而无法直接区分是否是TSI工艺问题导致的Well漏电，难以在早期对TSI是否有问题进行有效监测。

因此，如何提供一种半导体测试结构、制备方法及半导体测试方法以解决现有技术中的上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体测试结构、制备方法及半导体测试方法，用于解决现有技术中隔离结构难以得到有效监测等问题。

为实现上述目的及其他相关目的，本发明提供一种半导体测试结构的制备方法，所述制备方法包括如下步骤：

提供测试衬底，所述测试衬底具有相对的第一面及第二面；

于所述第一面上形成测试器件层，所述测试器件层中形成有第一互连接触部、第二互连接触部及至少一层金属层，所述第一互连接触部的一端与所述测试衬底相接触，另一端通过所述金属层与所述第二互连接触部电连接；

于所述测试衬底中形成接触孔及测试孔，所述接触孔与所述测试孔均贯穿所述测试衬底的上下表面且二者之间具有间距，所述接触孔显露所述第二互连接触部，并使得所述第二互连接触部与所述测试衬底相绝缘；以及

于所述接触孔的内壁表面形成隔离层并至少于所述隔离层内壁上形成贯穿接触部，于所述测试孔中形成绝缘测试部，其中，所述绝缘测试部隔离所述测试衬底，所述贯穿接触部与所述第二互连接触部电连接，以形成测试单元。

可选地，形成所述测试器件层之后还包括步骤：于所述测试衬底的所述第二面上形成绝缘介质层，且所述贯穿接触部还延伸贯穿所述绝缘介质层的上下表面。

可选地，形成所述绝缘介质层、所述接触孔及所述测试孔的步骤包括：

于所述测试衬底的所述第二面表面形成绝缘介质材料层；

于所述绝缘介质材料层上形成图形化掩膜层；

基于所述图形化掩膜层对所述绝缘介质材料层及所述测试衬底进行刻蚀，以形成所述绝缘介质层、所述接触孔以及所述测试孔。

可选地，形成所述贯穿接触部之后还包括步骤：于所述绝缘介质层上形成与所述贯穿接触部电连接的电性引出结构。

可选地，所述测试孔的形状包括环形，环形的所述测试孔套设于所述接触孔的外围，且所述第一互连接触部与所述测试孔所限定的环形区域内的所述测试衬底相接触。

可选地，所述环形区域划分为相邻的主体区及接触穿孔区，所述第一互连接触部与所述第二互连接触部的数量相同，其中，所述第一互连接触部形成于所述主体区对应的所述测试器件层中，所述第二互连接触部形成于所述接触穿孔区对应的所述测试器件层中。