[发明专利]内存芯片，内存模块以及用来假性存取其记忆库的方法

权利要求书

1.内存芯片，其特征在于，所述内存芯片包括：

多个记忆库；

多个地址接脚，用来接收分别对应于所述记忆库的多个地址信号；以及

虚拟地址决定电路，其具有多个输入接脚和多个输出接脚，其中所述输入接脚分别耦接到所述地址接脚，所述输出接脚耦接到所述记忆库，当所述内存芯片上电时，所述虚拟地址决定电路为所述记忆库产生虚拟地址表，

其中所述虚拟地址表具有分别对应于所述记忆库的多个虚拟地址，并且所述记忆库中的每一个记忆库被设置成根据相应的虚拟地址来被存取。

2.根据权利要求1所述的内存芯片，其特征在于，所述虚拟地址决定电路为所述记忆库随机产生所述虚拟地址表。

3.根据权利要求2所述的内存芯片，其特征在于，所述内存芯片还包括：

控制器耦接到所述虚拟地址决定电路且用来发出具有地址信号的控制信号，所述地址信号指示所述控制信号即将被发送到的目的记忆库，

其中所述虚拟地址决定电路根据指示目的记忆库的所述地址信号和所述虚拟地址表来决定所述虚拟地址，所述虚拟地址决定电路将所述控制信号重新导定到由所述虚拟地址指示的伪记忆库。

4.根据权利要求2所述的内存芯片，其特征在于，所述内存芯片还包括：

控制器耦接到所述虚拟地址决定电路且用来发出具有地址信号的控制信号，所述地址信号指示所述控制信号即将被发送到的目的记忆库，

其中所述虚拟地址决定电路根据指示目的记忆库的所述地址信号和所述虚拟地址表来决定所述虚拟地址，所述控制器将所述控制信号重新导定到由所述虚拟地址指示的伪记忆库。

5.根据权利要求1所述的内存芯片，其特征在于，其中所述虚拟地址决定电路因响应测试模式使能信号而被禁能。

6.内存模块，其特征在于，所述内存模块，包括：

印刷电路板；

控制电路，设置于所述印刷电路板上；以及

多个内存芯片，设置于所述印刷电路板且耦接至所述控制电路，其中所述内存芯片中的每一个内存芯片包括：

多个记忆库；

多个地址接脚，用来接收分别对应于所述记忆库的多个地址信号；以及

虚拟地址，决定电路其具有多个输入接脚和多个输出接脚，其中所述输入接脚分别耦接到所述地址接脚，所述输出接脚耦接到所述记忆库，当所述内存芯片上电时，所述虚拟地址决定电路为所述记忆库产生虚拟地址表，

其中所述虚拟地址表具有分别对应于所述记忆库的多个虚拟地址，并且所述记忆库中的每一个记忆库被设置成根据相应的虚拟地址来被存取。

7.根据权利要求6所述的内存模块，其特征在于，所述虚拟地址决定电路为所述记忆库随机产生所述虚拟地址表。

8.根据权利要求7所述的内存模块，其特征在于，所述内存芯片中的每一个内存芯片还包括：

控制器耦接到所述虚拟地址决定电路且用来发出具有地址信号的控制信号，所述地址信号指示所述控制信号即将被发送到的目的记忆库，

其中所述虚拟地址决定电路根据指示目的记忆库的所述地址信号和所述虚拟地址表来决定所述虚拟地址，所述虚拟地址决定电路将所述控制信号重新导定到由所述虚拟地址指示的伪记忆库。

9.根据权利要求7所述的内存模块，其特征在于，所述内存芯片中的每一个内存芯片还包括：

控制器耦接到所述虚拟地址决定电路且用来发出具有地址信号的控制信号，所述地址信号指示所述控制信号即将被发送到的目的记忆库，

其中所述虚拟地址决定电路根据指示目的记忆库的所述地址信号和所述虚拟地址表来决定所述虚拟地址，所述控制器将所述控制信号重新导定到由所述虚拟地址指示的伪记忆库。

10.根据权利要求6所述的内存模块，其特征在于，所述虚拟地址决定电路因响应测试模式使能信号而被禁能。