[发明专利]内存芯片,内存模块以及用来假性存取其记忆库的方法在审
申请号: | 201911072837.6 | 申请日: | 2019-11-05 |
公开(公告)号: | CN112783805A | 公开(公告)日: | 2021-05-11 |
发明(设计)人: | 黄沛杰;姚泽华 | 申请(专利权)人: | 晶豪科技股份有限公司 |
主分类号: | G06F12/109 | 分类号: | G06F12/109 |
代理公司: | 北京国昊天诚知识产权代理有限公司 11315 | 代理人: | 南霆;程爽 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 内存 芯片 模块 以及 用来 假性 存取 记忆 方法 | ||
本发明提供内存芯片包括多个记忆库,多个地址接脚以及虚拟地址决定电路。所述地址接脚用来接收分别对应所述记忆库的多个地址信号。所述虚拟地址决定电路具有多个输入接脚分别耦接至所述地址接脚,以及多个输出接脚耦接至所述记忆库。当所述内存芯片上电时,所述虚拟地址决定电路对所述记忆库产生虚拟地址表。所述虚拟地址表具有分别对应所述记忆库的多个虚拟地址。本发明也提供内存模块其整合所述内存芯片以及一种用来假性存取所述内存芯片的所述记忆库的方法。
技术领域
本发明有关一种内存芯片,尤指一种可假性存取其记忆库的内存芯片。
背景技术
随机存取内存(RAM)是一种计算器数据储存形式,用于储存当前使用的数据和机器代码。随机存取内存设备可以不管该内存内的数据的物理位置如何而允许在几乎相同的时间内读取或写入数据。
RAM包括多任务和解多任务电路,用于将数据联机到地址内存以读取或写入条目。通常,同一个地址可以存取超过一个位的储存区。
为了有实际用途,内存单元必须是可读取并且可写入的。在RAM装置中,多任务和解多任务电路用于选择内存单元。通常,RAM装置具有一组地址线A0......An,并且对于可以应用于这些地址线的每一种字节合,可以启动一组对应的内存单元。由于这种寻址方式,RAM装置几乎总是具有二次幂的内存容量。
许多RAM统具有由内存单元,记忆库,记忆列,记忆模块以及内存信道所组成的一层次结构。请参考图1,其示出了RAM统的层次结构的一框图。由一中央处理器(CPU)1耦接到一个或多个内存信道2a~2b。该内存信道2a~2b中的每一个内存信道可以包括多个内存模块3。每个内存模块3可以具有一个或两个内存列4,其包括几个内存芯片5。每个内存芯片5包括几个记忆库6。记忆库6由排列成数组的许多内存单元7形成。
发明内容
内存设备制造商习惯于保证其产品具有一定使用年限甚至是终身的保固。保修年数通常根据以下概念来估计:该内存装置可以在该内存装置的所有记忆库中均匀分配可进行的总存取操作次数。在某些过度简化的实施方式中,某应用程序可能对内存的要求非常低(比所配备的统搭载的内存容量小得多)但是却需要非常频繁的存取内存,这类的应用程序可能相较其他记忆库来说会更频繁地存取某些特定的记忆库。最终,这将导致被重度存取的记忆库的提早衰坏。
因此本发明的目的在于提供一种内存芯片其可假性存取其记忆库,以预防该等记忆库的提早衰坏。
为了达成上述目的,根据本发明的一层面,提出内存芯片。所述内存芯片包括:
多个记忆库;
多个地址接脚,用来接收分别对应于所述记忆库的多个地址信号;以及
虚拟地址决定电路,其具有多个输入接脚和多个输出接脚,其中所述输入接脚分别耦接到所述地址接脚,所述输出接脚耦接到所述记忆库,当所述内存芯片上电时,所述虚拟地址决定电路为所述记忆库产生虚拟地址表,
其中所述虚拟地址表具有分别对应于所述记忆库的多个虚拟地址,并且所述记忆库中的每一个记忆库被设置成根据相应的虚拟地址来被存取。
为了达成上述目的,根据本发明的另一层面,提出内存模块。所述内存模块包括:
印刷电路板;
控制电路,设置于所述印刷电路板上;以及
多个内存芯片,设置于所述印刷电路板且耦接至所述控制电路,其中所述内存芯片中的每一个内存芯片包括:
多个记忆库;
多个地址接脚,用来接收分别对应于所述记忆库的多个地址信号;以及
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于晶豪科技股份有限公司,未经晶豪科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911072837.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种噻吩并吡啶衍生物及其制备方法和用途
- 下一篇:光处理投影机