[发明专利]一种低逻辑复杂度的无符号近似乘法器

权利要求书

1.一种低逻辑复杂度的无符号近似乘法器，其特征在于，包括：

部分积矩阵生成模块，利用逻辑与门，将N比特的乘数的每一位和N比特的被乘数的每一位通过逻辑与操作，形成部分积矩阵；

第一阶段近似压缩模块，利用近似压缩器对生成的部分积矩阵进行第一阶段的近似压缩；

第二阶段近似压缩模块，用于将第一阶段近似压缩模块输出的低权值的部分积，再次使用所述近似压缩器，进行第二阶段的近似压缩；

第二阶段准确压缩模块，用于将第一阶段近似压缩模块输出的高权值的部分积，使用全加器和半加器，进行准确地压缩；

加法器模块，是位宽为2N的准确加法器，将第二阶段近似压缩模块和第二阶段准确压缩模块的输出进行相加，得到最终无符号近似乘法器的输出结果；

所述近似压缩器为3/2近似压缩器、4/2近似压缩器、5/3近似压缩器或6/3近似压缩器，或者以上近似压缩器的组合；

所述3/2近似压缩器的结构为：假设三个输入值为p₀,p₁,p₂,具有相同权重的两个输出值为w₁,w₂，第一个输出值w₁包括两个逻辑或门，将输入值p₀和p₁经过逻辑或操作的输出值，与输入值p₂再次进行逻辑或操作，得到输出值w₁；第二个输出值w₂包括两个逻辑或门和三个逻辑与门，将输入值p₀和p₁逻辑与，且将输入值p₁和p₂逻辑与，得到两个输出结果是第一个或门的输入值；然后将输入值p₀和p₂进行逻辑与操作，操作输出值和第一个或门的输出值为第二个或门的输入值，第二个或门的输出值是w₂。

2.根据权利要求1所述的一种低逻辑复杂度的无符号近似乘法器，其特征在于，所述4/2近似压缩器的结构为：假设四个输入值为p₀,p₁,p₂,p₃,具有相同权重的两个输出值w₁,w₂，

第一个输出值w₁包括一个逻辑或门，输出值w₁等于输入值p₀和p₁经过逻辑或门的输出值；

第二个输出值w₂包括两个逻辑或门和一个逻辑与门，将输入值p₀和p₁逻辑与，作为第一个或门的第一输入端，输入值p₂作为第一个或门的第二输入端；第一个或门的输出值作为第二个或门的第一输入端，输入值p₃作为第二个或门的第二输入端，第二个或门的输出值是w₂。

3.根据权利要求1所述的一种低逻辑复杂度的无符号近似乘法器，其特征在于，所述5/3近似压缩器的结构为：假设五个输入值为p₀,p₁,p₂,p₃,p₄，具有相同权重的三个输出值w₁,w₂,w₃，

第一个输出值w₁包括一个逻辑或门，输入值p₀和p₁经过逻辑或门的输出值是w₁；

第二个输出值w₂包括一个逻辑或门，输入值p₂和p₃经过逻辑或门的输出值是w₂；

第三个输出值w₃包括两个逻辑或门和两个逻辑与门，将输入值p₀和p₁逻辑与，作为第一个或门的第一输入端；将输入值p₂和p₃逻辑与，作为第一个或门的第二输入端；第一个或门的输出值是第二个或门的第一输入端，输入值p₄是第二个或门的第二输入端，第二个或门的输出值是w₃。