[发明专利]非易失性存储器装置和非易失性存储器系统

说明书

提供了一种非易失性存储器装置和非易失性存储器系统。所述非易失性存储器装置包括：字线；位线；存储器单元阵列，其包括位于所述字线和所述位线之间的交叉区域处的第一存储器单元；字线电压产生电路，其被配置为产生编程电压，所述编程电压被提供给所述字线；行解码器电路，其被配置为从所述字线电压产生电路接收所述编程电压，并被配置为向所述字线提供所述编程电压；验证电路，其被配置为响应于验证对所述第一存储器单元的编程的成功或失败而产生验证信号；以及控制电路，其被配置为响应于所述验证信号将所述编程电压施加到所述第一存储器单元，并且被配置为响应于所述验证信号中断所述编程电压。

相关申请的交叉引用

本申请要求于2018年11月6日在韩国知识产权局提交的韩国专利申请No.10-2018-0134852的优先权，所述申请的全部内容通过引用合并于此。

技术领域

发明构思涉及一种非易失性存储器装置和非易失性存储器系统，更具体地，涉及一种能够提高编程速度的非易失性存储器装置和非易失性存储器系统。

背景技术

半导体存储器装置包括存储数据的存储装置，并且可以在需要和/或必要时读取数据。半导体存储器装置可以大致分为非易失性存储器和易失性存储器(VM)，在非易失性存储器中，即使在没有电力供应时存储的数据也不会消失，在易失性存储器中，当不再供应电力时，存储的数据消失。

采用PROM(可编程ROM)、EPROM(可擦除PROM)、EEPROM(电EPROM)、闪速存储器等作为非易失性存储器。闪速存储器大致分为NOR闪速存储器和NAND闪速存储器。采用动态RAM(DRAM)、静态RAM(SRAM)等作为易失性存储器。

发明内容

发明构思的各方面提供一种能够缩短编程时间的非易失性存储器装置。

发明构思的各方面提供一种用于能够缩短编程时间的非易失性存储器装置的操作方法。

发明构思的各方面不限于以上所述，并且本领域的普通技术人员可以从以下描述清楚地理解尚未提及的其他方面。

根据一些示例实施例，一种非易失性存储器装置包括：一种非易失性存储器装置，包括：字线；位线；存储器单元阵列，其包括位于所述字线和所述位线之间的交叉区域处的第一存储器单元；字线电压产生电路，其被配置为产生编程电压，所述编程电压被提供给所述字线；行解码器电路，其被配置为从所述字线电压产生电路接收所述编程电压，并被配置为向所述字线提供所述编程电压；验证电路，其被配置为响应于验证对所述第一存储器单元的编程的成功或失败，产生验证信号；以及控制电路，其被配置为响应于所述验证信号将所述编程电压施加到所述第一存储器单元，并且被配置为响应于所述验证信号中断所述编程电压。

根据一些示例实施例，一种非易失性存储器装置，包括：单元阵列，其包括被配置为存储编程数据的第一存储器单元；验证电路，其被配置为接收所述数据，并响应于验证对所述数据的编程的成功或失败而产生成功信号或失败信号；以及控制电路，其被配置为接收所述成功信号或所述失败信号。对所述数据的编程包括将由所述非易失性存储器装置顺序执行的第一循环编程和第二循环编程。所述非易失性存储器装置被配置为分别在第一循环和第二循环中执行所述第一循环编程和所述第二循环编程。所述第一循环包括第一间隙时间和第一编程时间，所述第一编程时间是所述非易失性存储器装置执行所述第一循环编程的时间。所述第二循环包括第二间隙时间和第二编程时间，所述第二编程时间是所述非易失性存储器装置执行所述第二循环编程的时间。所述验证电路被配置为在所述第二编程时间期间，验证所述第一循环编程的成功或失败，并且被配置为产生所述成功信号或所述失败信号。响应于接收到所述成功信号，所述控制电路被配置为在第一时间点终止所述第二循环编程，并且响应于接收到所述失败信号，控制电路被配置为在比所述第一时间点更晚的第二时间点终止所述第二循环编程。