[发明专利]三维存储器及其制作方法在审

专利信息
申请号: 201911076166.0 申请日: 2019-11-06
公开(公告)号: CN110797346A 公开(公告)日: 2020-02-14
发明(设计)人: 赵治国;霍宗亮;李春龙 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L27/1157 分类号: H01L27/1157;H01L27/11573;H01L27/11575;H01L27/11582
代理公司: 11227 北京集佳知识产权代理有限公司 代理人: 张静
地址: 100029 北京市朝阳*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 沟道层 沟道 电子迁移率 衬底 半导体 三维存储器 堆叠结构 孔结构 电学特性 去除 制作 应用
【权利要求书】:

1.一种三维存储器的制作方法,其特征在于,所述制作方法包括:

提供一半导体衬底,所述半导体衬底形成有堆叠结构;

在所述堆叠结构上形成沟道孔,所述沟道孔露出所述半导体衬底;

在所述沟道孔内形成沟道孔结构,所述沟道孔结构具有第一沟道层;

去除所述第一沟道层,形成间隙;

在所述间隙内形成第二沟道层,所述第二沟道层的电子迁移率大于所述第一沟道层的电子迁移率。

2.根据权利要求1所述的制作方法,其特征在于,所述提供一半导体衬底,包括:

在所述半导体衬底上沉积薄膜形成堆叠结构,所述堆叠结构包括多层交替层叠设置的绝缘介质层以及牺牲层。

3.根据权利要求2所述的制作方法,其特征在于,所述绝缘介质层为氧化硅,所述牺牲层为氮化硅。

4.根据权利要求1所述的制作方法,其特征在于,所述在所述堆叠结构上形成沟道孔,包括:

在所述堆叠结构的上表面形成硬掩膜层,并在所述硬掩膜层表面形成图形化的光刻胶层;

基于所述图形化的光刻胶层,形成图形化的硬掩膜层;

根据所述图形化的硬掩膜层,形成贯穿所述堆叠结构的沟道孔。

5.根据权利要求1所述的制作方法,其特征在于,所述堆叠结构表面覆盖有硬掩膜层;所述在所述沟道孔内形成沟道孔结构,包括:

在所述沟道孔的底部形成外延层;

在所述硬掩膜层的上表面与所述沟道孔的侧壁以及所述外延层的表面形成电荷存储功能层;

去除所述外延层表面的部分所述功能层,露出所述外延层;

在所述功能层表面至所述沟道孔底部形成所述第一沟道层;

在所述沟道孔内填充绝缘介质;

去除所述硬掩膜层上方的所述功能层、所述第一沟道层以及所述绝缘介质。

6.根据权利要求5所述的制作方法,其特征在于,在形成所述第二沟道层之后,还包括:

去除所述沟道孔顶部的所述绝缘介质,形成凹槽;

在所述凹槽内填充导电介质,形成插塞。

7.根据权利要求5所述的制作方法,其特征在于,所述功能层的形成方法包括:

在所述硬掩膜层上表面、所述沟道孔侧壁以及所述外延层表面形成栅氧化层;

在所述栅氧化层表面形成电荷存储层;

在所述电荷存储层表面形成隧道层。

8.根据权利要求1所述的制作方法,其特征在于,所述第一沟道层为多晶硅,所述第二沟道层为单晶硅。

9.一种三维存储器,其特征在于,所述三维存储器包括:

半导体衬底,所述半导体衬底形成有堆叠结构;

贯穿所述堆叠结构的沟道孔,所述沟道孔露出所述半导体衬底;

位于所述沟道孔内的沟道孔结构,所述沟道孔结构具有第二沟道层;

其中,所述第二沟道层填充于去除第一沟道层后形成的间隙内;所述第二沟道层的电子迁移率大于所述第一沟道层的电子迁移率。

10.根据权利要求9所述的三维存储器,其特征在于,所述第一沟道层为多晶硅,所述第二沟道层为单晶硅。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201911076166.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top