[发明专利]三维存储器及其制作方法

说明书

本发明公开了一种三维存储器及其制作方法，所述制作方法包括：提供一半导体衬底，所述半导体衬底形成有堆叠结构；在所述堆叠结构上形成沟道孔，所述沟道孔露出所述半导体衬底；在所述沟道孔内形成沟道孔结构，所述沟道孔结构具有第一沟道层；去除所述第一沟道层，形成间隙；在所述间隙内形成第二沟道层，所述第二沟道层的电子迁移率大于所述第一沟道层的电子迁移率。可见，应用本发明提供的技术方案，可以提高三维存储器中沟道层的电子迁移率，获得更加良好的电学特性。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种三维存储器(3D NAND)及其制作方法。

背景技术

随着科学技术的不断发展，越来越多的电子设备应用到人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。存储器是许多电子设备的一个重要器件，随着电子设备功能的越来越强大，其需要存储器的数据越来越多，要求存储器的存储器容量越来越大。

三维存储器将存储单元在垂直于衬底的方向上堆叠，能够在较小的面积上形成更多的存储单元，相对于传统二维存储器，具有更大的存储容量，是当前存储器领域的一个主要发展方向。现有技术中的三维存储器的沟道层迁移率低，导致三维存储器的电学特性较差。

发明内容

有鉴于此，本发明实施例提供了一种三维存储器及其制作方法，可以提高三维存储器中沟道层的电子迁移率，进而提高了三维存储器的电学特性。

为实现上述目的，本发明实施例提供如下技术方案：

一种三维存储器的制作方法，所述制作方法包括：

提供一半导体衬底，所述半导体衬底形成有堆叠结构；

在所述堆叠结构上形成沟道孔，所述沟道孔露出所述半导体衬底；

在所述沟道孔内形成沟道孔结构，所述沟道孔结构具有第一沟道层；

去除所述第一沟道层，形成间隙；

在所述间隙内形成第二沟道层，所述第二沟道层的电子迁移率大于所述第一沟道层的电子迁移率。

优选的，在上述的制作方法中，所述提供一半导体衬底，包括：

在所述半导体衬底上外延形成堆叠结构，所述堆叠结构包括多层交替层叠设置的绝缘介质层以及牺牲层。

优选的，在上述的制作方法中，所述绝缘介质层为氧化硅，所述牺牲层为氮化硅。

优选的，在上述的制作方法中，所述在所述堆叠结构上形成沟道孔，包括：

在所述堆叠结构的上表面形成硬掩膜层，并在所述硬掩膜层表面形成图形化的光刻胶层；基于所述图形化的光刻胶层，形成图形化的硬掩膜层；

根据所述图形化的硬掩膜层，形成贯穿所述堆叠结构的沟道孔。

优选的，在上述的制作方法中，所述堆叠结构表面覆盖有硬掩膜层；所述在所述沟道孔内形成沟道孔结构，包括：

在所述沟道孔的底部形成外延层；

在所述硬掩膜层的上表面与所述沟道孔的侧壁以及所述外延层的表面形成功能层；

去除所述外延层表面的部分所述功能层，露出所述外延层；

在所述功能层表面至所述沟道孔底部形成所述第一沟道层；

在所述沟道孔内填充绝缘介质；

去除所述硬掩膜层上方的所述功能层、所述第一沟道层以及所述绝缘介质。

优选的，在上述的制作方法中，在形成所述第二沟道层之后，还包括：