[发明专利]一种感测电路及其读取结果的方法

说明书

本发明公开了一种感测电路及其读取结果的方法，该感测电路能够消除存储单元中的电荷泵噪声。所述感测电路包括多个级联晶体管，该多个级联晶体管包括：闪存单元；感测节点；以及MOSFET。该感测电路还包括用于生成输出电压的电荷泵。所述电荷泵的第一输出电压在读取操作中与所述MOSFET的栅极连接，以将该MOSFET偏置。感测放大器的输入端与所述感测节点连接，以在所述MOSFET偏置后接收所述闪存单元的读取数据。所述电荷泵第一输出电压和所述MOSFET之间连有低通滤波器。

技术领域

本发明涉及感测电路，尤其涉及一种将电荷泵输出中的噪声消除的感测电路。

背景技术

感测放大器为计算机存储器中所使用感测电路的组成部分。感测电路将参考电流与存储单元所汲取的电流相比较。根据存储单元所汲取的电流大于或小于参考电流，所得电压分别为高电平或低电平。其中，如果所得电压为高电平，则读取“0”，表示所述存储单元已编程；如果所得电压为低电平，则读取“1”，表示所述存储单元已擦除。感测放大器通过将所感测的电压放大而生成读取结果。

传统的感测电路由连接于电源VDD和接地端之间的多个晶体管以及连接至感测节点的感测放大器组成。电荷泵生成的电压直接输送至所述多个晶体管，以使得所述感测电路能够执行电流比较，从而允许所得电压由感测节点感测，并随后由感测放大器放大并输出。

存储单元汲取的电流量取决于存储单元的阈值电压。在存储单元编程时，电荷泵向存储单元提供偏压。当存储单元上的电压为高电平时，表示存储单元所汲取的电流小于与VDD连接的第一晶体管所提供的参考电流。此时，感测节点上电压为表示“0”的高电平，从而实现存储单元的编程。在读取操作中，电荷泵所提供的电压高至使得所述多个晶体管全部导通。因此，存储单元所汲取的电流因低于存储单元阈值电压而高于参考电流，从而使得感测节点的电压为表示“1”的低电平，表示存储单元已擦除。如此，感测放大器即可将感测节点的结果值作为读取结果输出。

由此可见，感测节点对于电压水平变化极为敏感。众所周知，电荷泵具有时钟输入，并具有用于调节电荷泵强度的反馈路径。当电荷泵的输出强度与参考值相比不够高时，输入时钟即增大其周期频率，以对电荷泵进行充电。当电荷泵强度高于参考值时，输入时钟即暂停工作，以停止电荷泵的充电。这种调节机制和可变时钟周期的共同作用使得电荷泵的输出中存在波动起伏，而且由此产生的电荷泵输出噪声可能会对感测节点的电压产生影响，从而导致错误的读取结果。

发明内容

有鉴于此，本发明的目的在于提供一种感测电路，该感测电路包括用于防止电荷泵输出中出现波动的低通滤波器。

根据本发明一种例示实施方式，一种感测电路包括连接于电源和接地端之间的多个级联晶体管，该多个级联晶体管包括：闪存单元；感测节点；以及MOSFET，连接于所述感测节点和所述闪存单元之间。所述感测电路还包括：用于生成输出电压的电荷泵，其中，该电荷泵的第一输出电压在所述闪存单元的读取操作中与所述MOSFET的栅极连接，以将该MOSFET偏置，该电荷泵的第二输出电压在所述闪存单元的编程操作中直接输入所述多个级联晶体管；以及连接于所述电荷泵第一输出电压和所述MOSFET的栅极之间的低通滤波器。所述低通滤波器包括：晶体管，该晶体管的源极与所述电荷泵的第一输出电压连接，漏极与所述MOSFET的栅极连接，所述晶体管的栅极接地；以及连接于所述晶体管漏极和接地端之间的去耦电容器。

所述第一输出电压和所述多个级联晶体管之间连有第一开关，所述第二输出电压和所述多个级联晶体管之间连有第二开关。所述多个级联晶体管还包括：数据位线节点；以及反向数据位线节点，其中，所述MOSFET连接于所述反向数据位线节点与所述数据位线节点之间。在所述闪存单元的编程操作中，所述第一开关导通，以将所述数据位线节点偏置；而在所述闪存单元的读取操作中，所述第二开关导通，以将所述MOSFET偏置，从而将所述数据位线节点的值传递给所述反向数据位线节点。