[发明专利]一种结合屏蔽栅的SJ MOS器件结构及其制作方法

说明书

本发明涉及一种结合屏蔽栅的SJ MOS器件结构及其制作方法，它包括元胞区和终端保护区；元胞区由若干个MOS器件单元体并联而成；MOS器件单元体包括半导体基板，半导体基板包括第一导电类型重掺杂衬底、第一导电类型外延层、氧化层沟槽、氧化层、屏蔽栅、栅极导电多晶硅、第二导电类型外延沟槽、第二导电类型外延材料、第一导电类型源极区、绝缘介质层、源极连接金属与源极金属层。本发明可降低电场峰值分布，进而提高器件耐压。本发明器件具有更低的导通电阻、具有更低的输入和输出寄生电容值且具有更好的雪崩能量特性。

技术领域

本发明涉及一种结合屏蔽栅的SJ MOS器件结构及其制作方法，本发明属于MOS技术领域。

背景技术

使用沟槽技术MOS（金属-氧化物半导体场效应晶体管）器件在直流对直流电源转换，或是同步整流的电路，例如绿色电源，电动汽车，电池管理等小于200V中压和低压MOS应用领域，有着比平面MOS器件更好的电能转换效率。但是沟槽技术MOS器件在小型化的过程中，也面临了器件的导通电阻，各项电容参数，尤其是输入电容急剧增加带来的开关损耗问题，沟槽屏蔽栅结构是改善上述开关损耗的技术之一，但是输出电容和雪崩能量必需要改善，以因应越来越多的大电流电机驱动和无刷直流马达等电感性负载应用领域的可靠性问题。

发明内容

本发明的目的之一是克服现有技术中存在的不足，提供一种能减低导通电阻、减少输出电容和改善雪崩能量特性的SJ MOS器件结构。

本发明的另一目的是提供一种结合屏蔽栅的SJ MOS器件结构的制作方法。

按照本发明提供的技术方案，所述具有阶梯型体区和屏蔽栅的SJ MOS器件结构，它包括元胞区和终端保护区，元胞区位于器件的中心区，终端保护区环绕在元胞区的周围；所述元胞区由若干个MOS器件单元体并联而成；

所述MOS器件单元体包括半导体基板，半导体基板包括第一导电类型重掺杂衬底及位于第一导电类型重掺杂衬底上的第一导电类型外延层，从第一导电类型外延层的上表面向下开设有氧化层沟槽与阶梯型的第二导电类型外延沟槽，在氧化层沟槽内设有氧化层，氧化层填满氧化层沟槽，在氧化层内设有屏蔽栅与栅极导电多晶硅，栅极导电多晶硅位于屏蔽栅的上方，在第二导电类型外延沟槽内设有第二导电类型外延材料，第二导电类型外延材料填满第二导电类型外延沟槽，所述氧化层的旁侧连接第二导电类型外延材料，第二导电类型外延材料的上表面低于氧化层的上表面；

在第二导电类型外延材料的上表面设有第一导电类型源极区与源极连接金属，源极连接金属位于第一导电类型源极区之间，第一导电类型源极区的上表面与氧化层的上表面平齐，在第一导电类型源极区与氧化层的上表面设有绝缘介质层，绝缘介质层的上表面与源极连接金属的上表面平齐，在绝缘介质层与源极连接金属的上表面设有源极金属层；

所述第二导电类型外延材料与第一导电类型外延层形成超结电荷平衡；源极连接金属与第二导电类型外延材料接触，且源极连接金属与第一导电类型源极区形成欧姆接触。

所述导电多晶硅和屏蔽栅之间的氧化层的厚度为1000A~5000A。

所述源极金属层和栅极导电多晶硅之间通过绝缘介质层隔开。

所述氧化层沟槽的深度为4~10um。

所述第二导电类型外延沟槽中的每个阶梯的高度为1~5um。

所述第一导电类型重掺杂衬底与第一导电类型源极区均为N⁺型；第一导电类型外延层为N^-型；第二导电类型外延材料为P型。

一种SJ MOS器件结构的制作方法包括以下步骤：

步骤一. 提供第一导电类型重掺杂衬底，在第一导电类型重掺杂衬底上生长第一导电类型外延层；