[发明专利]包括算术电路的存储器器件和包括该器件的神经网络系统

说明书

提供了包括算术电路的存储器器件和包括该器件的神经网络系统。所述存储器器件包括：存储体，包括被排列在存储器器件的多个字线和多个位线彼此交叉的区域中的多个存储单元；读出放大器，被配置为放大通过多个位线当中的所选位线而发送的信号；以及算术电路，被配置为从读出放大器接收第一操作数，从存储器器件外部接收第二操作数，并且基于在存储器器件中生成的内部算术控制信号，通过使用第一操作数和第二操作数来执行算术运算。

相关申请的交叉引用

本专利申请要求于2018年11月16日向韩国知识产权局提交的第10-2018-0141950号韩国专利申请的权益和优先权，该申请的公开内容通过引用整体并入本文。

技术领域

本发明构思涉及一种存储器器件和神经网络系统，并且更具体地，涉及一种包括算术电路的存储器器件和包括该存储器器件的神经网络系统。

背景技术

半导体存储器器件可以分类为需要功率来维持所存储信息的易失性存储器器件和即使当其电源中断时也维持所存储信息的非易失性存储器器件。易失性存储器器件具有高读取/写入速度。另一方面，非易失性存储器器件具有低于易失性存储器器件的读取/写入速度。

神经网络是指模仿生物大脑的计算架构。近来，随着神经网络技术的发展，已经积极地开展研究，以通过使用该使用一个或多个神经网络模型的神经网络设备来在各种类型的电子系统中分析输入数据并提取有效信息。

发明内容

本发明构思的至少一个实施例提供了一种用于在存储器器件中减少数据传输所需时间并提高系统的功率效率的方法和装置以及包括该存储器器件的神经网络系统。

根据本发明构思的示例性实施例，提供了一种存储器器件，包括：存储体，包括被排列在多个字线和多个位线彼此交叉的区域中的多个存储单元；读出放大器，被配置为放大通过多个位线当中的所选位线而发送的信号；以及算术电路，被配置为从读出放大器接收第一操作数(operand)，从存储器器件外部接收第二操作数，以及基于在存储器器件中生成的内部算术控制信号，通过使用第一操作数和第二操作数来执行算术运算。

根据本发明构思的示例性实施例，提供了一种存储器器件，包括：至少一个存储体，包括多个存储单元；控制逻辑，被配置为基于从位于存储器器件外部的处理器接收的算术控制信号来生成包括内部读取信号的内部算术控制信号；以及算术电路，被配置为基于由控制逻辑提供的内部算术控制信号来对输入特征数据和内核数据执行处理器的多个卷积运算中的全部或一些。基于由控制逻辑生成的内部读取信号，输入特征数据和内核数据中的至少一个通过包括读出放大器的路径而从至少一个存储体输入到算术电路。

根据本发明构思的示例性实施例，提供了一种用于执行神经网络操作的神经网络系统，该神经网络系统包括：神经网络处理器，被配置为生成用于控制存储器器件的算术运算的算术控制信号；以及存储器器件，被配置为基于从神经网络处理器提供的算术控制信号来生成包括内部读取信号的内部算术控制信号，当内部读取信号被生成时，从存储体内部地读取输入特征数据和内核数据中的至少一个，通过使用输入特征数据和内核数据执行神经网络处理器的多个卷积运算中的全部或一些来生成计算的数据，以及将计算的数据提供给神经网络处理器。

附图说明

从以下结合附图的详细描述中，将更清楚地理解本发明构思的示例性实施例，其中：

图1示出了根据本发明构思的示例性实施例的数据处理系统；

图2示出了根据本发明构思的示例实施例的神经网络系统；

图3示出了卷积神经网络的结构作为神经网络结构的示例；

图4A和图4B是示出神经网络的卷积运算的示图；

图5示出了根据本发明构思的示例性实施例的存储器器件；