[发明专利]一种半导体器件的制造方法

权利要求书

1.一种半导体器件的制造方法，其特征在于，包括：

提供衬底，所述衬底上形成有浮栅以及其上的堆叠层，所述堆叠层包括依次层叠的隔离层、控制栅和保护层，所述堆叠层的侧壁上形成有侧墙，所述堆叠层一侧为擦除栅区、另一侧为字线区，所述擦除栅区一侧的浮栅延伸至所述堆叠层以及所述侧墙之外，所述擦除栅区一侧形成有擦除栅，所述字线区一侧形成有字线；在衬底上沉积的保护层的厚度范围为600-700埃，所述侧墙包括第一侧墙和第二侧墙，在刻蚀去除部分所述第二侧墙的过程中，同时刻蚀去除部分所述保护层，经过上述形成工艺之后，保护层的厚度范围为100-200埃；

选择性去除所述保护层；

在所述擦除栅、字线以及控制栅上形成接触塞。

2.根据权利要求1所述的制造方法，其特征在于，采用湿法腐蚀选择性去除所述保护层。

3.根据权利要求2所述的制造方法，其特征在于，所述擦除栅、字线以及控制栅为多晶硅，所述保护层为氮化硅，所述湿法腐蚀采用的溶液为磷酸。

4.根据权利要求2所述的制造方法，其特征在于，采用湿法腐蚀选择性去除保护层之前，保护层的厚度范围为100-200埃。

5.根据权利要求1-4任一项所述的制造方法，其特征在于，所述浮栅和堆叠层的形成方法包括：

在所述衬底上依次沉积浮栅层以及隔离层、控制栅和保护层；

进行所述隔离层、控制栅和保护层的图案化，以形成堆叠层；

在所述堆叠层的侧壁形成侧墙；

在所述堆叠层一侧侧墙的侧壁上形成牺牲层；

以所述堆叠层以及所述牺牲层为掩蔽，进行所述浮栅层的图案化，以形成浮栅，所述牺牲层一侧为擦除栅区、另一侧为字线区；

去除所述牺牲层。

6.根据权利要求5所述的制造方法，其特征在于，所述侧墙包括从堆叠层的侧壁依次层叠的氧化硅层和氮化硅层。

7.根据权利要求5所述的制造方法，其特征在于，在衬底上沉积的保护层的厚度范围为600-700埃；采用湿法腐蚀选择性去除保护层之前，保护层的厚度范围为100-200埃。

8.根据权利要求5所述的制造方法，其特征在于，所述牺牲层为氧化硅层。

9.根据权利要求8所述的制造方法，其特征在于，所述牺牲层的厚度范围为300-350埃。

10.根据权利要求1所述的制造方法，其特征在于，在所述擦除栅、字线以及控制栅上形成所述接触塞的步骤包括：

在所述擦除栅、字线以及控制栅上形成介质层；

在所述介质层中形成接触孔；

进行所述接触孔的填充，以形成所述接触塞。