[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，提供衬底，所述衬底上形成有浮栅以及其上的堆叠层，所述堆叠层包括依次层叠的隔离层、控制栅和保护层，所述堆叠层的侧壁上形成有侧墙，所述堆叠层一侧为擦除栅区、另一侧为字线区，所述擦除栅区一侧的浮栅延伸至所述堆叠层以及所述侧墙之外，所述擦除栅区一侧形成有擦除栅，所述字线区一侧形成有字线；选择性去除所述保护层；在所述擦除栅、字线以及控制栅上形成接触塞。该方法无需额外的掩膜和光刻工艺，简化了制造半导体器件的工艺流程，降低了器件的制造成本。

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种半导体器件的制造方法。

背景技术

随着半导体技术的不断发展，包括浮栅型闪存的半导体器件得到了广泛的应用。浮栅型闪存是一种非易失性存储器，具有集成度高、存储速度快、易于擦除和重写等优点。然而随着集成电路特征尺寸的不断减小，半导体器件的制备工艺较为复杂，制造成本高。

发明内容

有鉴于此，本发明的目的在于提供一种半导体器件的制造方法，简化半导体器件的制造工艺，降低制造成本。

为实现上述目的，本发明有如下技术方案：

一种半导体器件的制造方法，包括：

提供衬底，所述衬底上形成有浮栅以及其上的堆叠层，所述堆叠层包括依次层叠的隔离层、控制栅和保护层，所述堆叠层的侧壁上形成有侧墙，所述堆叠层一侧为擦除栅区、另一侧为字线区，所述擦除栅区一侧的浮栅延伸至所述堆叠层以及所述侧墙之外，所述擦除栅区一侧形成有擦除栅，所述字线区一侧形成有字线；

选择性去除所述保护层；

在所述擦除栅、字线以及控制栅上形成接触塞。

可选的，采用湿法腐蚀选择性去除所述保护层。

可选的，所述擦除栅、字线以及控制栅为多晶硅，所述保护层为氮化硅，所述湿法腐蚀采用的溶液为磷酸。

可选的，采用湿法腐蚀选择性去除保护层之前，保护层的厚度范围为100-200埃。

可选的，所述浮栅和堆叠层的形成方法包括：

在所述衬底上依次沉积浮栅层以及隔离层、控制栅和保护层；

进行所述隔离层、控制栅和保护层的图案化，以形成堆叠层；

在所述堆叠层的侧壁形成侧墙；

在所述堆叠层一侧侧墙的侧壁上形成牺牲层；

以所述堆叠层以及所述牺牲层为掩蔽，进行所述浮栅层的图案化，以形成浮栅，所述牺牲层一侧为擦除栅区、另一侧为字线区；

去除所述牺牲层。

可选的，所述侧墙包括从堆叠层的侧壁依次层叠的氧化硅层和氮化硅层。

可选的，在衬底上沉积的保护层的厚度范围为600-700埃；采用湿法腐蚀选择性去除保护层之前，保护层的厚度范围为100-200埃。

可选的，所述牺牲层为氧化硅层。

可选的，所述牺牲层的厚度范围为300-350埃。

可选的，在所述擦除栅、字线以及控制栅上形成所述接触塞的步骤包括：

在所述擦除栅、字线以及控制栅上形成介质层；

在所述介质层中形成接触孔；

进行所述接触孔的填充，以形成所述接触塞。