[发明专利]针对RISC-V处理器的调试系统及调试信号传输方法

权利要求书

1.一种针对RISC-V处理器的调试信号传输方法，其特征在于，包括以下步骤：

(a1)接收请求数据并将请求数据转换成开始信号、访问使能信号及访问请求数据序列，所述请求数据符合JTAG协议，所述开始信号、访问使能信号及访问请求数据序列均为两线数据；

(a2)依次发送开始信号、访问使能信号及访问请求数据序列给调试模块接口；

(a3)接收所述调试模块接口反馈的应答信号；

(a4)接收调试模块接口传送的反馈数据序列，所述反馈数据序列为调试模块根据访问请求数据序列做出的响应，所述反馈数据序列为两线数据；

(a5)反馈数据序列接收完成后，向调试模块接口反馈应答信号并发送结束信号给调试模块接口；将反馈数据序列按照JTAG协议封装后发送给调试主机。

2.如权利要求1所述的针对RISC-V处理器的调试信号传输方法，其特征在于，所述步骤(a1)中的访问请求数据序列包括调试模块内部寄存器地址、请求数据及操作类型。

3.如权利要求1或2所述的针对RISC-V处理器的调试信号传输方法，其特征在于，所述步骤(a4)，若调试模块正在执行任务，响应的反馈数据序列包括调试模块内部寄存器地址、请求数据及忙碌状态标志；若调试模块空闲，响应的反馈数据序列包括调试模块内部寄存器地址、读取或写入内部寄存器的数据及成功状态标志。

4.如权利要求1或2所述的针对RISC-V处理器的调试信号传输方法，其特征在于，所述两线数据包括时钟信号和数据信号，数据信号为双向传输。

5.如权利要求4所述的针对RISC-V处理器的调试信号传输方法，其特征在于，

步骤(a2)传输开始信号时，时钟信号保持高电平，数据信号出现下降沿；

步骤(a5)传输结束信号时，时钟信号保持高电平，数据信号出现上升沿；

步骤(a3)、(a5)传输应答信号时，时钟信号为高电平，数据信号为低电平；

步骤(a2)传输访问请求数据序列及步骤(a4)传输反馈数据序列时，若传输比特1，则时钟信号为上升沿，数据信号为高电平；若传输比特0，则时钟信号为上升沿，数据信号为低电平。

6.一种针对RISC-V处理器的调试信号传输方法，其特征在于，包括以下步骤：

(b1)依次接收开始信号、访问使能信号及访问请求数据序列，所述开始信号、访问使能信号及访问请求数据序列均为两线数据，由符合JTAG协议的请求数据转化而来；

(b2)完成访问请求数据序列的接收后，反馈应答信号；将访问请求数据序列输入调试模块；

(b3)将反馈数据序列输出，所述反馈数据序列由调试模块根据所述访问请求数据序列做出响应后产生，所述反馈数据序列为两线数据；

(b4)接收应答信号及结束信号；反馈数据序列按照JTAG协议封装后发送给调试主机。

7.如权利要求6所述的针对RISC-V处理器的调试信号传输方法，其特征在于，所述步骤(b3)，若调试模块正在执行任务，响应的反馈数据序列包括调试模块内部寄存器地址、请求数据及忙碌状态标志；若调试模块空闲，响应的反馈数据序列包括调试模块内部寄存器地址、读取或写入内部寄存器的数据及成功状态标志。

8.一种接口转换器，其特征在于，用于将调试主机发送的请求数据转换为开始信号、访问使能信号及访问请求数据序列，并依次将开始信号、访问使能信号及访问请求数据序列发送至调试模块接口；用于将调试模块响应的反馈数据序列按照JTAG协议封装并发送给调试主机；所述请求数据符合JTAG协议，所述开始信号、访问使能信号、访问请求数据序列和反馈数据序列均为两线数据。