[发明专利]针对RISC-V处理器的调试系统及调试信号传输方法

说明书

本发明公开了一种针对RISC‑V处理器的调试系统及调试信号传输方法，该系统包括调试主机、接口转换器、调试模块接口及调试模块；接口转换器将调试主机发送的符合JTAG协议的请求数据转换成两线协议后传输至调试模块；并将调试模块响应的符合两线协议的反馈数据转换成JTAG协议后再发送给调试主机。本发明调试模块的引脚数量少，又可以兼容主流RISC‑V调试主机软件，设计复杂度低，满足对芯片封装尺寸要求严苛的场景的调试需求。

技术领域

本发明属于信号传输领域，尤其涉及一种针对RISC-V处理器的调试信号传输方法。

背景技术

在RISC-V基金会发布的调试架构文档(RISC-V Debug Specification)中，调试系统主要由调试模块(Debug Module,DM)、调试模块接口(Debug Module interface,DMI)、调试传输模块(Debug Transport Module,DTM)、调试传输硬件(Debug Transport Hardware,DTH)和调试主机(Debug Host)组成。其中，DTM主要负责接收调试主机通过DTH送入调试模块的数据，或者发送调试模块DM上报调试主机的数据，因此，DTM是调试主机和调试设备通信的必经之路。

RISC-V调试架构文档以IEEE 1149.1标准，即JTAG，作为调试传输模块，以实现调试主机和调试模块之间的通信。采用JTAG标准作为调试传输模块的优势在于:1)JTAG是被广泛认可的工业标准，几乎所有的处理器芯片都支持JTAG标准；2)JTAG标准经过近30年的发展，其可靠性和稳定性毋容置疑。然而，JTAG标准至少需要4个引脚(复位信号TRST可选)，引脚数量多导致芯片封装尺寸大，因而在某些对芯片封装尺寸要求严苛的场景，该标准不适合。

为了缩减调试模块接口所需的引脚数，Sifive公司在2019年5月将2引脚的cJTAG标准引入RISC-V调试系统中，如图1所示，该方案需要在2引脚的cJTAG接口和4引脚的JTAG接口之间增加一个cJTAG适配器，以实现协议翻译转换，进而达到兼容RISC-V调试架构手册的目的。采用cJTAG作为调试传输模块的主要优势在于缩减引脚，从而缩减芯片封装尺寸。然而，该方案采用的cJTAG协议较为复杂，并且需要在原有标准的基础上增加额外的芯片面积开销，以实现cJTAG适配的目的，因而，增加了芯片设计难度和成本。除此之外，由于cJTAG标准并非RISC-V基金会官方调试传输模块标准，因而与主流的RISC-V调试主机软件可能存在不兼容的情况。

除了cJTAG标准之外，ARM公司的SWD也是一种比较常见的2引脚调试标准。该标准受ARM公司专利保护，因而无法在未授权的情况下使用。

综上所述，为了满足对芯片封装尺寸要求严苛的场景的调试需求，我们需要一种全新、引脚数量少、兼容主流RISC-V调试主机软件、设计复杂度低的调试模块接口方案。

发明内容

发明目的：为了解决现有技术存在的问题，提供一种依赖引脚数量少、兼容主流RISC-V调试主机软件、设计复杂度低的调试信号传输方法，本发明提供一种针对RISC-V处理器的调试信号传输方法；

本发明还提供了一种调试模块接口、一种接口转换器及一种针对RISC-V处理器的调试系统。

技术方案：一种针对RISC-V处理器的调试信号传输方法，包括以下步骤：

(a1)接收请求数据并将请求数据转换成开始信号、访问使能信号及访问请求数据序列，所述请求数据符合JTAG协议，所述开始信号、访问使能信号及访问请求数据序列均为两线数据；

(a2)依次发送开始信号、访问使能信号及访问请求数据序列给调试模块接口；

(a3)接收所述调试模块接口反馈的应答信号；