[发明专利]一种时钟频率检测电路

权利要求书

1.一种时钟频率检测电路，待测时钟经过分频单元1到同步单元经上升沿产生单元产生的上升沿作用到标尺时钟单元及计数值存储单元，高频基准时钟经过分频单元2输出到标尺时钟计数单元再到计数值存储单元，计数值存储单元到对比单元与频率上限设定单元和频率下限设定单元对比，其特征在于，主要包括：分频单元1、同步单元、上升沿脉冲产生单元、分频单元2、标尺时钟计数单元、计数值存储单元、频率上限设定单元、频率下限设定单元和对比单元；其中：

分频单元1：用于对待测时钟进行分频处理；

同步单元：与分频单元1相连，用于将分频单元1分频后的待测时钟同步到标尺时钟域内；

上升沿脉冲产生单元：与同步单元相连，用于产生上升沿脉冲信号输出给标尺时钟计数单元和计数值存储单元；

分频单元2：用于对高频基准时钟信号分频产生标尺时钟信号；

标尺时钟计数单元，：与分频单元2相连，用于根据标尺时钟对待测时钟的计数值；

计数值存储单元：与标尺时钟计数单元相连，用于储存标尺时钟对待测时钟计数单元产生的计数值；

频率上限设定单元，用于储存根据标尺时钟计待测时钟的高频时钟上限期望计数值；

频率下限设定单元，用于储存根据标尺时钟计待测时钟的低频时钟下限期望计数值；

对比单元，用于标尺时钟产生的计数值与频率上限期望单元中的期望值对比，以及标尺时钟产生的计数值与频率下限期望单元中的期望值对比。

2.根据权利要求1所述的时钟频率检测电路，其特征在于，所述分频单元1将待测时钟分频以便提高精度，其可根据需求配置分频系数，以便更好的与标尺时钟匹配。

3.根据权利要求2所述的时钟频率检测电路，其特征在于，所述同步单元将待测时钟分频后经过同步单元同步到标尺时钟域，待测时钟分频后的时钟，经过第一级寄存器、第二级寄存器、第三级寄存器，利用标尺时钟去采。

4.根据权利要求3所述的时钟频率检测电路，其特征在于，所述上升沿脉冲产生单元，利用同步单元第二级寄存器、第三级寄存器，当第二级寄存器输出值为高，第三级寄存器输出值为低时，上升沿脉冲产生单元将会产生上升沿脉冲信号。

5.根据权利要求4所述的时钟频率检测电路，其特征在于，所述分频单元2，利用高频基准时钟信号，经过分频单元2，分频产生用于检测的标尺时钟。

6.根据权利要求6所述的时钟频率检测电路，其特征在于，所述标尺时钟计数单元，经过分频单元2，产生的标尺时钟对分频后的待测时钟进行计数。

7.根据权利要求7所述的时钟频率检测电路，其特征在于，所述计数值存储单元，将标尺时钟计数单元产生的标尺时钟计数值，存储在计数值寄存器。

8.根据权利要求1所述的时钟频率检测电路，其特征在于，所述频率上限设定单元，配置时钟频率检测期望的上限计数值，以用于对比检测频率是否超出上限范围。

9.根据权利要求1所述的时钟频率检测电路，其特征在于，所述频率下限设定单元，配置时钟频率检测期望的下限计数值，以用于对比检测频率是否超出下限范围。

10.据权利要求1所述的时钟频率检测电路，其特征在于，所述对比单元，将计数存储单元计数值与频率上限限期望值对比，得出低频检测结果，与频率下限低频期望值对比，得出高频检测结果。