[发明专利]一种时钟频率检测电路

说明书

本发明公开了一种时钟频率检测电路。首先，待测时钟通过分频单元1，分频后经过同步单元同步到高频单元分频后的时钟域；其次，经过上升沿产生单元得到脉冲信号；然后，将高频时钟单元产生的高频时钟经过分频单元2得到标尺时钟，经过标尺计数单元计数，储存到计数值存储单元；最后计数值单元存储的标尺计数值分别与期望值对比，分别将结果输出。利用本发明，解决模拟电路检测时钟电路复杂，可配置性低、不灵活的缺点。

技术领域

本发明涉及芯片检测,监视和自我调节技术领域，特别涉及一种时钟频率检测电路。

背景技术

在通信系统邻域，时钟是整个系统的重要组成部分，整个系统的工作都是在时钟的驱动下进行的，时钟频率出现问题都会导致整个系统无法工作，系统的安全性以及稳定性会受到影响。对时钟频率的实时检测尤为重要。

目前时钟频率检测设计主要由模拟电路实现，利用单稳态触发电路来实现频率的检测，对外部时钟的高频或低频进行频率检测，单纯的模拟电路实现频率检测较为复杂，且受工艺影响较大，可配置性低，不灵活，通用型差。

本发明提出的一种时钟频率检测电路，该电路结构简单，且不受工艺影响，可配置性强，灵活性高，通用型强。

发明内容

本发明要解决的技术问题是时钟频率检测电路，受工艺影响、可配置性低、灵活性差、通用性差。

为了解决上述问题，本发明提供一种时钟频率检测电路，该时钟频率检测电路包括分频单元1、同步单元、上升沿脉冲产生单元、分频单元2、标尺时钟计数单元、计数值存储单元、频率上限设定单元、频率下限设计单元、对比单元；从电路结构可以看出，本发明提供的为纯数字电路，因此不受工艺影响；分频单元1、分频单元2、频率上限设定单元及频率下限设定单元可以根据待测时钟及高频基准时钟的不同根据需求系统进行配置，电路可以移植到不同的芯片系统当中；因此该电路，可配置性高、灵活性强、通用性强。

分频单元1，以对待测时钟分频，使待测时钟与标尺时钟相差不大，以便减小计数值。

同步单元，用于将分频后的待测时钟同步到标尺时钟内，以便为后续的上升沿脉冲产生单元产生上升沿，由于该上升沿作用在标尺时钟内，所以需要同步。

上升沿脉冲产生单元，用于产生上升沿脉冲信号，作用于计数值存储单元和标尺计数单元，对存储值进行复位，以及确定标尺计数的复位点。

分频单元2，用于对产生的高频时钟信号分频产生标尺时钟信号，以便对待测时钟进行频率检测，根据待测时钟可配置分频使待测时钟与标尺时钟接近。

标尺时钟计数单元，用于标尺时钟对待测时钟进行计数，计数的复位点，根据上升沿脉冲信号，对计数进行复位为0，两个上升沿脉冲即为一个分频后的待测时钟周期信号。

计数值存储单元，用于实时存储标尺计数的计数值，以便用于时钟对比检测。

对比单元，用于对比通过标尺时钟计数得到的实际值与期望值对比得出结果。

频率上限设定单元，用于配置根据标尺时钟计数期望的高频时钟上限值。

频率下限设定单元，用于配置根据标尺时钟计数期望的低频时钟下限值。