[发明专利]半导体结构的制造方法

说明书

本发明公开一种半导体结构的制造方法，其包括以下步骤。提供基底，其中基底包括SOI区。在基底上形成图案化硬掩模层。图案化硬掩模层的上视形状为网状。以图案化硬掩模层作为掩模，移除部分基底，而形成多个沟槽与位于多个沟槽之间的突出部，且使得基底包括基部与突出于基部的突出部。在SOI区的图案化硬掩模层的侧壁上与SOI区的突出部的侧壁上形成间隙壁。在SOI区中，以图案化硬掩模层与间隙壁作为掩模，对沟槽所暴露出的基底进行热氧化制作工艺，而在SOI区的基底中形成贯穿氧化物层。贯穿氧化物层延伸通过SOI区的沟槽下方与SOI区的突出部下方。

技术领域

本发明涉及一种半导体结构的制造方法，且特别是涉及一种具有绝缘层覆硅(silicon on insulator，SOI)结构的半导体结构的制造方法。

背景技术

由于SOI结构与基底高隔离及低接面电容的特性，其相关的半导体元件持续显现大有可为的潜力，如SOI鳍式场效晶体管(fin field-effect transistor，FINFET)、SOI无接面晶体管(junctionless transistor)、SOI纳米线等。然而，由于目前SOI结构的制造方法相当复杂且需要特殊工具进行制作，所以这些常规方法的制造成本相当高昂。

发明内容

本发明提供一种半导体结构的制造方法，其可有效地降低SOI结构的制作工艺复杂度与制造成本。

本发明提出一种半导体结构的制造方法，包括以下步骤。提供基底，其中基底包括SOI区。在基底上形成图案化硬掩模层。图案化硬掩模层的上视形状为网状。以图案化硬掩模层作为掩模，移除部分基底，而形成多个沟槽与位于多个沟槽之间的突出部，且使得基底包括基部与突出于基部的突出部。在SOI区的图案化硬掩模层的侧壁上与SOI区的突出部的侧壁上形成间隙壁。在SOI区中，以图案化硬掩模层与间隙壁作为掩模，对沟槽所暴露出的基底进行热氧化制作工艺，而在SOI区的基底中形成贯穿氧化物层。贯穿氧化物层延伸通过SOI区的沟槽下方与SOI区的突出部下方。

依照本发明的一实施例所述，在上述半导体结构的制造方法中，贯穿氧化物层可将SOI区的突出部与SOI区的基部进行隔离。

依照本发明的一实施例所述，在上述半导体结构的制造方法中，还可包括在间隙壁与突出部之间形成衬层。

依照本发明的一实施例所述，在上述半导体结构的制造方法中，间隙壁与衬层的形成方法可包括以下步骤。在突出部的侧壁上与基部上形成衬材料层。形成覆盖图案化硬掩模层与衬材料层的间隙壁材料层。移除部分间隙壁材料层与部分衬材料层，而形成间隙壁与衬层，且暴露出SOI区的图案化硬掩模层与SOI区的基部。

依照本发明的一实施例所述，在上述半导体结构的制造方法中，部分间隙壁材料层与部分衬材料层的移除方法例如是干式蚀刻法。

依照本发明的一实施例所述，在上述半导体结构的制造方法中，还可包括在形成间隙壁之后且在形成贯穿氧化物层之前，对SOI区的基部进行各向异性湿式蚀刻制作工艺，而在SOI区的基部中形成凹陷。

依照本发明的一实施例所述，在上述半导体结构的制造方法中，还可包括在形成贯穿氧化物层之后，移除部分突出部。

依照本发明的一实施例所述，在上述半导体结构的制造方法中，还可包括以下步骤。在形成贯穿氧化物层之后，形成填入沟槽且覆盖图案化硬掩模层与间隙壁的填充层。移除SOI区的部分填充层与SOI区的图案化硬掩模层，而暴露出SOI区的突出部的顶部。

依照本发明的一实施例所述，在上述半导体结构的制造方法中，还可包括以下步骤。移除至少部分填充层，而暴露出至少部分间隙壁。移除暴露出的至少部分间隙壁，而暴露出突出部的至少部分侧壁。

依照本发明的一实施例所述，在上述半导体结构的制造方法中，基底还可包括非SOI区。在形成贯穿氧化物层之后，非SOI区的突出部与非SOI区的基部可彼此相连。