[发明专利]扇出型半导体封装件在审
申请号: | 201911093547.X | 申请日: | 2019-11-11 |
公开(公告)号: | CN111180413A | 公开(公告)日: | 2020-05-19 |
发明(设计)人: | 李政昊;赵浩延;徐祥熏;高永宽;李相奎 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L23/495 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 刘奕晴;金光军 |
地址: | 韩国京畿*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 扇出型 半导体 封装 | ||
1.一种扇出型半导体封装件,所述扇出型半导体封装件包括:
框架,具有凹入部;
半导体芯片,具有其上设置有连接垫的有效表面和与所述有效表面相对的无效表面,所述半导体芯片设置在所述凹入部中;
一个或更多个贯通槽,设置在所述凹入部的周围并且各自贯穿所述框架的至少一部分以各自沿着所述半导体芯片的相应的侧表面在相应的方向上延伸;
金属层,设置在所述一个或更多个贯通槽的侧壁上;
包封剂,覆盖所述框架以及所述半导体芯片中的每个的至少一部分并填充所述凹入部的至少一部分;以及
连接结构,设置在所述框架以及所述半导体芯片的所述有效表面上,并包括电连接到所述连接垫的重新分布层。
2.如权利要求1所述的扇出型半导体封装件,其中,所述金属层共形地设置以沿着所述一个或更多个贯通槽的所述侧壁具有预定厚度,并且
设置在所述一个或更多个贯通槽中的一个贯通槽的相对侧壁上的所述金属层之间的间隙填充有绝缘材料。
3.如权利要求2所述的扇出型半导体封装件,其中,所述框架包括设置在不同高度上的第一布线层和第二布线层以及将所述第一布线层和所述第二布线层彼此电连接的一个或更多个布线过孔,并且
其中,所述一个或更多个布线过孔各自以这样的方式设置:用金属材料填充按照孔的形式贯穿所述框架的至少一部分的各个通孔。
4.如权利要求3所述的扇出型半导体封装件,其中,所述一个或更多个贯通槽和所述通孔在所述框架的同一组相对的表面之间延伸。
5.如权利要求1所述的扇出型半导体封装件,其中,所述一个或更多个贯通槽包括多个贯通槽,并且
其中,所述多个贯通槽设置在所述凹入部的周围,分别贯穿所述框架的至少一部分,各自沿着所述半导体芯片的相应的侧表面延伸,并且彼此间隔开预定距离。
6.如权利要求5所述的扇出型半导体封装件,其中,所述多个贯通槽包括第一贯通槽、第二贯通槽、第三贯通槽和第四贯通槽,所述第一贯通槽、所述第二贯通槽、所述第三贯通槽和所述第四贯通槽沿着所述半导体芯片的四个相应的侧表面以沟槽形状设置,并且
其中,所述第一贯通槽、所述第二贯通槽、所述第三贯通槽和所述第四贯通槽在与所述半导体芯片的四个角部相邻的区域中彼此间隔开预定距离。
7.如权利要求1所述的扇出型半导体封装件,其中,所述框架包括彼此电连接的多个布线层,
所述凹入部设置有阻挡层,所述阻挡层设置在所述凹入部的底表面上并位于与所述多个布线层中的一个布线层相同的高度上,并且所述阻挡层包括金属材料,并且
所述半导体芯片被设置为所述无效表面面对所述阻挡层。
8.如权利要求7所述的扇出型半导体封装件,其中,所述多个布线层中的至少一个包括信号图案,并且
所述金属层与所述信号图案电绝缘。
9.如权利要求8所述的扇出型半导体封装件,其中,所述多个布线层中的至少一个包括接地图案,并且
所述金属层电连接到所述接地图案。
10.如权利要求7所述的扇出型半导体封装件,所述扇出型半导体封装件还包括:
第一连接构件,将所述连接垫电连接到所述重新分布层;以及
第二连接构件,将所述框架的所述多个布线层电连接到所述重新分布层,
其中,所述包封剂覆盖所述第一连接构件和所述第二连接构件中的每个的相应的侧表面。
11.如权利要求10所述的扇出型半导体封装件,其中,所述第一连接构件和所述第二连接构件中的每个的与所述连接结构接触的表面以及所述包封剂的与所述连接结构接触的表面彼此共面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911093547.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于产生产品规格的中性数据的装置和方法
- 下一篇:虚拟实境控制器