[发明专利]一种基于单片DDR3芯片的图像时域滤波与显示的方法

说明书

本发明涉及一种基于单片DDR3芯片的图像时域滤波与显示的方法，在FPGA内设有时域滤波模块、两路图像直接内存存取IP核模块和存取接口IP核模块；单片DDR3芯片与存取接口IP核模块连接，DVI接口芯片与第二图像直接内存存取IP核模块连接；本发明使用单片DDR3芯片进行两路图像数据的同时缓存读写，实现图像时域滤波与显示功能。该方法占用FPGA资源少，功耗低，适合高帧频高分辨率图像处理，运算速度快，实时性高，易于FPGA实现。

技术领域

本发明属于图像处理领域，涉及一种基于单片DDR3芯片的图像时域滤波与显示的方法。

背景技术

目前常用的图像时域滤波与显示方法是使用两片双口RAM芯片，分别用于两路图像的缓存读写。但随着图像帧频与分辨率的不断提高，双口RAM芯片的读写速度与存储数据量已不能满足要求。

DDR3芯片是第三代双倍速率同步动态随机存储器，与双口RAM芯片相比，具有更高的工作频率、更快的存取速度、更低的功耗和更大的存储容量。

为了解决高帧频高分辨率图像时域滤波与显示问题，特提出一种基于单片DDR3芯片的图像时域滤波与显示方法，使用单片DDR3芯片用于两路图像数据的同时缓存读写，该方法占用FPGA资源少，运算速度快，实时性好，易于FPGA实现，降低了电路板功耗、提高了电路板的集成度。

发明内容

要解决的技术问题

为了避免现有技术的不足之处，本发明提出一种基于单片DDR3芯片的图像时域滤波与显示的方法，能够满足高帧频高分辨率图像时域滤波与显示要求。

技术方案

一种基于单片DDR3芯片的图像时域滤波与显示的方法，其特征在于：采用FPGA内的时域滤波模块、两路图像直接内存存取IP核模块和存取接口IP核模块；单片DDR3芯片与存取接口IP核模块连接，DVI接口芯片与第二图像直接内存存取IP核模块连接；时域滤波与显示步骤如下：

步骤1：前端图像传感器输出的高帧频高分辨率图像发送给FPGA芯片，在FPGA芯片内部将当前帧图像数据分为2路，其中1路送给时域滤波模块1，另外1路送给图像直接内存存取IP核2并通过存取接口IP核4写入DDR3芯片5进行缓存；

步骤2：第一图像直接内存存取IP核2通过存取接口IP核4从DDR3芯片5中读取缓存的前一帧图像数据，送入时域滤波模块1；当前帧图像数据与前一帧图像数据在时域滤波模块1中进行图像滤波，滤除当前帧图像的时域噪声；

步骤3：时域滤波模块1将滤波后图像输出至第二图像直接内存存取IP核3，再通过存取接口IP核4写入DDR3芯片5进行缓存；

步骤4：第二图像直接内存存取IP核3通过存取接口IP核4从DDR3芯片5中读取缓存的滤波后图像数据，生成DVI标准时序图像送入DVI接口芯片6用于DVI图像显示。

有益效果

本发明提出的一种基于单片DDR3芯片的图像时域滤波与显示的方法，在FPGA内设有时域滤波模块、两路图像直接内存存取IP核模块和存取接口IP核模块；单片DDR3芯片与存取接口IP核模块连接，DVI接口芯片与第二图像直接内存存取IP核模块连接；本发明使用单片DDR3芯片进行两路图像数据的同时缓存读写，实现图像时域滤波与显示功能。该方法占用FPGA资源少，功耗低，适合高帧频高分辨率图像处理，运算速度快，实时性高，易于FPGA实现。

附图说明

图1是本发明的原理图

图2是实施例原理图

具体实施方式

现结合实施例、附图对本发明作进一步描述：