[发明专利]基于单总线协议的密钥电路

说明书

本发明公开了一种基于单总线协议的密钥电路，包括：单总线端口，连接单总线，通过该单总线端口输入控制指令和对码数据；密钥控制单元，包括预置有密钥的数据处理模块；异或单元，对对码数据和密钥进行按位异或运算；RS触发器，其输入端连接异或单元，且其输出端根据该异或单元的运算结果控制密钥控制单元的读写权限；和/或，计时器单元，其输入连接RS触发器的输出，且其输出反馈至该RS触发器。本发明提供的该基于单总线协议的密钥电路，基于单总线实现，设计一种接口简单的密钥电路，易与其他存储器电路集成，保证了存储数据的安全。

技术领域

本发明涉及集成电路和数据安全领域，尤其涉及一种基于单总线协议的密钥电路。

背景技术

随着科技的发展，数据泄密事件层出不穷，数据安全的形势日趋严峻。在集成电路领域，已出现数据加密芯片，防止外部的侵入。但目前存储器和加密芯片的集成存在难点。首先，加密芯片一般采用密码算法加密，电路结构复杂，功耗大。其次加密芯片控制接口多，集成困难。

发明内容

针对上述缺点，本发明提供了一种基于单总线协议的密钥电路，以至少部分解决上述问题。

有鉴于此，本发明提供的该基于单总线协议的密钥电路，包括：

单总线端口，连接单总线，通过该单总线端口输入控制指令和对码数据。

密钥控制单元，包括预置有密钥的数据处理模块。

一些实施例中，对码数据的比特位数和密钥的比特位数相同；

一些实施例中，该数据处理模块为存储器。

异或单元，对对码数据和密钥进行按位异或运算，一些实施例中，该异或单元包括：

异或逻辑模块，实现异或运算；

第一锁存器，设置于单总线端口与异或逻辑模块之间；

第二锁存器，设置于密钥控制单元与异或逻辑模块之间；

处理器模块，设置于密钥控制单元和第二锁存器之间，实现对所述密钥的按位输出；以及

分频器，接收所述按位异或运算的结果并输出反馈信号。

进一步的，其中，处理器模块包括：

处理器，内置N个NMOS管和一个N选1电路，N为密钥的比特位数；

PMOS管，外接于该处理器；

译码器，外接于该处理器，且该译码器结合上述分频器的作用控制该处理器实现对密钥的按位输出；以及

指令寄存器，设置于单总线端口与分频器之间，且该指令寄存器接收控制指令并传送至分频器。

更进一步的，其中，第一锁存器、第二锁存器、分频器和指令寄存器均连接一复位信号。

RS触发器，其输入端连接异或单元，且其输出端根据异或单元的运算结果控制密钥控制单元的读写权限。

一些实施例中，RS触发器的输入端连接分频器并接收该分频器输出的反馈信号。

和/或，计时器单元，该计时器单元的输入连接RS触发器的输出，且该计时器单元的输出反馈至该RS触发器。

一些实施例中，该计时器单元包括：

计时器，预置一设定时间长度，该计时器的输入为RS触发器的输出；和

与逻辑模块，其输出反馈至RS触发器，且该与逻辑模块的输入包括密钥控制单元的操作结果和计时器的输出。

进一步的，其中，该与逻辑模块还连接一复位信号。