[发明专利]使用具有基体和转接元件的载体容纳装置容纳待贴装的载体

说明书

本发明描述一种用于容纳待贴装无壳芯片（282）的载体（190）的载体容纳装置（130）。该载体容纳装置（130）包括：（a）基体（140）；（b）构造在基体（140）中的气动系统（444）；（c）转接元件（150），其具有第一侧（451）以及与第一侧（451）相对的第二侧（452），其中，第一侧（451）以能脱离的方式附接至基体（140）的表面（142），并且第二侧（452）构造成使得待贴装的载体（190）能贴附至转接元件（150）；（d）气动连接结构（454），其构造在转接元件（150）中并从第一侧（451）贯穿转接元件（150）延伸到第二侧（452）。气动系统（444）和气动连接结构（454）构造成使得负压能施加于载体（190）的表面。

技术领域

本发明总体上涉及电子元件制造的技术领域。本发明特别是涉及一种用于容纳待贴装无壳芯片的载体的载体容纳装置。本发明还涉及具有这种载体容纳装置的系统和贴装机以及一种将无壳芯片贴装到载体的方法，特别是在电子元件制造中，这些电子元件均具有至少一个封装在封壳中的芯片以及适用的电连接触点，借助这些电连接触点可以电接触封装的芯片。

背景技术

在封装电子元件的制造过程中，应将无壳的（半导体）芯片、即所谓的“裸芯片”贴装到载体上。在所谓的“嵌入式晶片级封装”（eWLP）工艺的背景下，每个封装（Package）的一个或多个芯片以有源侧朝下的方式放置到位于载体的粘附膜上。随后将放置的多个芯片灌封大量塑料，这后来代表封壳。然后将整个灌封产品在高压下烘烤，随后从载体或粘附膜剥离。在随后的工艺步骤中，再接触芯片，必要时进行电连接，并镀覆用作电连接触点的焊球。最后，将整个进一步处理后的灌封产品锯开或以其他方式分割成单个器件。

简而言之，eWLP是一种用于集成电路的封壳构型，其中在由芯片和灌封料人造的晶片上产生电连接触点。这样就要执行在人造晶片上构成封壳的所有必要的处理步骤。这与使用所谓的“引线键合”的典型封壳技术相比，允许以极低的制造成本制造电热性能绝佳的极小型扁平封壳。利用这种技术，可以将元件制为例如球栅阵列（BGA）。

在微电子学中，公知的另一种集成手段是制造所谓的系统级封装（SiP）模块。在SIP工艺中，由多个（半导体）芯片制造无源器件和有源器件以及其他组件，然后借助贴装工艺将这些芯片放置在载体上，其中载体可以例如是印刷电路板环氧材料、粘附膜或金属箔。然后，借助公知的构建与连接技术将放置的芯片合并在封壳中，常称为IC封装。各个芯片之间所需的电连接可以例如通过键合引线来实现，其中也可能利用其他连接原理，例如芯片侧边上的导电薄层或层间连接。在eWLP工艺背景下或SIP模块生产中，通常使用与公知表面贴装技术相比的（改进型）贴装机来处理尚无封壳的芯片。这种贴装机具有贴装头，使用该贴装头将芯片放置在相应载体上的预定贴装位置。这里对贴装的定位精度要求极高。目前，eWLP工艺和SIP模块生产都要求15μm/3σ或更高的定位精度或贴装精度，其中，σ（sigma）是贴装位置的标准偏差。由于电子元件日益小型化，预计未来将对贴装精度提出更高的要求。

这种高度精确的贴装既需要参与贴装的组件具高温稳定性，又需要载体容纳装置具低热膨胀性，借助真空或负压将待贴装的载体固定在该载体容纳装置上。因此，例如参阅DE 10 2015 101759 B3，载体容纳装置（i）借助调温装置而保持在最恒定的温度下并且（ii）由约64%的铁和36%的镍组成且热膨胀系数极低的殷钢合金制成。此外，例如参阅DE 102015 101759 B3以及DE 10 2015 112518 B3，在载体容纳装置上附有标记。根据测量标记，可以确定因热膨胀引起的龙门系统畸变，贴装机的贴装头随其发生运动。在确切获知龙门畸变的情况下，通过对龙门的电动机进行适当的补偿控制，可以至少大致消除这种畸变。此外，可以修改所谓的贴装机映射数据，以使贴装位置匹配于载体的热膨胀度。因此，特别是需要将贴装精度进一步提高到10μm/3σ以上，载体使用与载体容纳装置相同的材料（具有相同的热膨胀系数）。但使用殷钢因这种材料成本很高而十分昂贵。

尽管为载体容纳装置和载体采用不同的材料来解决上述成本问题，但这就无法实现期望的10μm/3σ以上的贴装精度。