[发明专利]一种基于ZYNQ的数字存储示波器系统

权利要求书

1.一种基于ZYNQ的数字存储示波器系统，其特征在于，包括：数据采集子系统、液晶显示子系统、总线互联和时钟复位总线仲裁，所述数据采集子系统和液晶显示子系统分别通过总线互联与时钟复位控制电路相连接，其中，数据采集子系统用于转换模拟电信号到数字电信号，液晶显示子系统用于波形绘制、人机交互与界面显示，总线互联用于各子系统与Zynq PS部分的连接，时钟复位总线仲裁用于整个片上系统的多时钟域、复位信号和总线信号管理；所述数据采集子系统包含ADC数据采集板卡、差分信号转单端信号模块、串并转换模块、同步时钟延迟模块、深存储模块、寄存器控制模块和AXI4接口流化组帧模块；所述ADC数据采集板卡与差分信号转单端信号模块相连接，所述差分信号转单端信号模块一路依次通过串并转换模块、触发电路与双端异步FIFO相连接，另一路通过同步时钟延迟模块与双端异步FIFO相连接，双端异步FIFO与AXI4接口流化组帧模块相连接，AXI4接口流化组帧模块与DMA内存数据搬移模块相连接，ADC数据采集板卡接受和转换模拟电信号，差分信号转单端信号模块用于获取低压串行差分对信号LVDS中的单级信号并转换为单端信号，串并转换模块用于将低压串行差分对信号LVDS中的串行信号转换为并行信号来降低片内数据传输速率，同步时钟延迟模块用于源同步时钟的微小延迟以对齐被采集数据中心，深存储模块用于提高有效数据采集率，寄存器控制模块双端异步FIFO空满状态识别与控制，双端异步FIFO用于实现深存储模块中的环形存储结构与跨时钟域设计，AXI4接口流化组帧控制模块用于将待存储数据转化为高吞吐量、低延迟的AXI4-Stream流化格式；所述液晶显示子系统包含动态时钟配置模块、行场时序控制器、像素数据格式转换模块、数据多帧缓存模块和视频流输出模块，动态时钟配置模块与行场时序控制器相连接，所述像素数据格式转换模块与视频流输出模块相连接，像素数据格式转换模块通过数据多帧缓存模块与视频流输出模块相连接，动态时钟配置模块用于在系统工作时动态生成和调整像素时钟，液晶行场时序控制器用于生成与液晶屏驱动器相匹配的行同步信号和场同步信号，24bits像素数据格式转换模块用于调整像素流RGB888三通道位宽与顺序，数据多帧缓存模块用于构建多帧画面的并行存储区域以减少画面切换或动态数据刷新时的撕裂感，视频流输出模块整合视频控制信号与流化的视频像素数据；

所述双端异步FIFO的读写规则包括以下步骤：

当FIFO写指针写到预触发深度时，读指针开始以相同速度从FIFO中读取数据，此时FIFO处于等待触发状态；当触发信号到来时，写指针继续向FIFO中写入数据，写入的深度为设定的存储深度，与此同时，从第一个FIFO中读出的数据进入第二个FIFO写通道中；当第一个FIFO写满存储深度后，停止写数据，此时第一个FIFO读通道继续读取预触发深度大小的值，直至清空第一个FIFO的数据；当第二个FIFO开始写数据同时，以DMA时钟速率读取第二个FIFO的数值，读取深度为存储深度大小与预触发深度大小之和，即清空第二个FIFO值；连接第二个FIFO的模块为AXI4-Stream流化数据组帧模块，当数据组帧完毕后，由DMA将被采集数据搬移至主存储器中。

2.根据权利要求1所述的基于ZYNQ的数字存储示波器系统，其特征在于，液晶显示子系统的实现步骤具体包括：视频直接存储器VDMA通过AXI4主接口获取主存储器中的像素数据，并将数据以流的形式传递给像素数据转换模块；像素数据转换模块调整并行像素数据RGB的位宽，以适应不同LCD的像素深度需求；通过软件配置视频时序控制器IP动态调整其行场同步信号，以适应不同LCD屏幕的分辨率需求；采用Digilent公司的AXI动态时钟生成器驱动LCD屏幕的像素时钟，通过软件配置产生不同刷新率屏幕下的时钟速率以及同步FPGA与LCD屏幕之间数据传输；流视频输出IP核，通过获取经3帧缓存隔离后的像素数据以及前端模块的行场控制信号，在像素时钟同步下，形成最终的视频流格式输出。