[发明专利]一种基于ZYNQ的数字存储示波器系统

说明书

本发明请求保护一种基于ZYNQ平台的数字存储示波器系统。该系统采用IP复用技术，建立了AXI4‑Stream流化数据传输模型，并首次综合使用FreeRTOS实时操作系统和uC/GUI图形用户接口进行多任务管理以及人机界面设计。该数字存储示波器系统将模拟电信号转换为数字电信号，再经过触发电路后数字信号存储到本地主存储器中，由液晶控制子系统直接访问内存数据，最终实现数据采集传输、存储测量和波形显示的功能，满足数字存储示波器系统高集成度、高传输带宽、低功耗与可扩展性强等优点。

技术领域

本发明属于仪器仪表中的数字存储示波器领域，特别涉及基于ZYNQ异构处理器的大容量数据存储方法和一种液晶显示控制系统软硬件设计方法。

背景技术

示波器是将人眼不可见的电信号变为人眼可见的图像信号，基于数字电路、大规模集成电路的高速发展，数字存储示波器已经成为继模拟示波器、数字荧光示波器和采样示波器之后的电子测量领域的关键技术。广泛应用于通信、医疗、航空航天和高能物理等领域。数字存储示波器系统设计在硬件上主要分为两类：一类是以工控机为核心的大型仪器，虽具备一些优点但体积较大、功耗较高，难以满足示波器便携性等需求；另一类是以嵌入式技术为核心的小型仪器，具有功耗低、集成度高和便携性等优势。在软件上主要分为两类：一类是以Windows操作系统和Linux操作系统为核心，借助中间件和协议栈等大型软件完成控制、人机交互等功能；另一类是在无操作系统下，使用裸机程序以及小型软件完成示波器基本功能。

数字存储示波器技术主要是通过模数转换器(ADC)将模拟信号转化为数字信号，设定特定触发方式后，将期望时段的数字信号存储到主内存中，再经过软件或硬件数字信号处理进行数据分析，最后重构被测模拟信号图像。其实质是一个数据采集、存储、处理与重构的过程。

然而完成这些操作需要不同功能的子系统或子模块协同工作，甚至为实现某项功能，需要以一块专用集成电路为核心构造板级子系统，例如ARM+DSP、ARM+FPGA等解决方案。这类异构处理平台往往将不同的处理器分置于电路板上，采用电路板金属走线将各单元连接起来，因为处理器间接口与协议不通用，以及布局布线的优劣，导致每次需求的改变都需要重新开发硬件，同时将大大影响处理器间的通信与数据传输效率。而且大量数据的传输、存储也带来较高的硬件成本开销与系统功耗。近年来多核异构处理器被广泛应用于各大电子系统设计中，其设计核心就是打破多处理器系统设计方法，在能实现系统规格需求的情况下尽可能将处理器集成到单一芯片上，利用紧耦合软硬件间的协同工作解决实际工程问题。

Xilinx异构处理器件Zynq-7000 SoC系列集成ARM处理器(PS)的软件可编程性与FPGA逻辑阵列(PL)的硬件可编程性，单个器件上高度集成CPU、DSP、ASSP以及混合信号功能，具有高达6.25M的逻辑单元以及配备有通用固化外设。基于ZYNQ异构处理平台，可以实现数字存储示波器系统高度差异化的设计，以及优异的性能功耗比和最大的设计可扩展性。因此，基于ZYNQ的数字存储示波器系统设计主要涉及三方面内容：(1)在ZYNQ器件内部设计数据采集电路、数据处理电路与液晶控制电路，分别实现传统示波器设计中分离的FPGA、DSP和视频处理芯片所完成的功能；(2)ARM处理器通过片上总线与各电路或子系统之间形成总线互联接口，完成硬件平台的搭建；(3)在硬件平台搭建基础上，综合使用FreeRTOS实时操作系统和uC/GUI用户图形界面进行多任务管理以及人机界面设计，在软件上最终实现数字存储示波器信号采集、处理、存储与人机交互等功能。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种提高数字存储示波器系统集成度、数据传输带宽和降低系统功耗的基于ZYNQ的数字存储示波器系统。本发明的技术方案如下：