[发明专利]半导体装置及其制造方法

说明书

本发明实施例公开半导体装置及其制造方法。半导体装置包含设置在基底上方的鳍片、设置在鳍片的通道区上方的栅极结构使得栅极结构横过鳍片的源极/漏极区、设置在基底上方的多层互连结构的装置级层间介电层，其中装置级层间介电层包含第一介电层、设置在第一介电层上方的第二介电层以及设置在第二介电层上方的第三介电层，其中第三介电层的材料不同于第二介电层的材料和第一介电层的材料。半导体装置还包含与设置在装置级层间介电层中的至栅极结构的接触栅极以及设置在装置级层间介电层中的至源极/漏极区的源极/漏极接触。

技术领域

本发明实施例涉及半导体制造技术，尤其涉及具有多层电介质的半导体装置及其制造方法。

背景技术

电子产业对更小和更快的电子装置的需求已经持续增加，这些电子装置同时能够支持更多数量的增加的复杂性和精密的功能。通过缩减半导体集成电路的尺寸(例如最小部件尺寸)并由此提升生产效率及降低相关成本，已经实现这些目标。然而，这样的尺寸缩减也已经增加了半导体制造工艺的复杂性。已经导入了多栅极装置，以改善栅极控制、降低截止状态(OFF-state)电流并降低短通道效应(short-channel effects，SCE)。多栅极装置与传统的互补式金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)工艺兼容，且多栅极装置的三维结构使其能够在维持栅极控制和缓解短通道效应的同时大幅缩减尺寸。然而，大幅缩减集成电路尺寸已导致接触件之间的距离减小。当掩膜槽(slot)太近而无法满足分辨率极限时，可能会形成金属接触桥接(bridge)并造成较差的装置效能。此外，单层层间电介质(interlayer dielectric，ILD)可能会造成小的接触件至接触件依时性介电击穿(TDDB)宽裕度(window)并缩短装置寿命。因此，尚未在所有面向证明现有技术是完全令人满意的。

发明内容

根据一些实施例提供半导体装置。此半导体装置包含设置在基底上方的鳍片；设置在鳍片的通道区上方的栅极结构，使得栅极结构横过鳍片的源极/漏极区；设置在基底上方的多层互连结构的装置级层间介电层，其中装置级层间介电层包含第一介电层、设置在第一介电层上方的第二介电层、以及设置在第二介电层上方的第三介电层，且第三介电层的材料不同于第二介电层的材料和第一介电层的材料；至设置在装置级层间介电层中的栅极结构的栅极接触件以及至设置在装置级层间介电层中的源极/漏极区的源极/漏极接触件。

根据另一些实施例提供半导体装置。此半导体装置包含设置在基底上方的鳍片；设置在鳍片的通道区上方且横过鳍片的源极/漏极区的第一栅极结构和第二栅极结构，其中第一栅极结构和第二栅极结构各自包含栅极电极和沿着栅极电极的侧壁设置的间隔物；设置在鳍片的源极/漏极区中的至少一个上方的源极/漏极接触件；设置在第一栅极结构和第二栅极结构之间的三层层间介电层，其中三层层间介电层包含：下层、设置在下层上方的中间层以及设置在中间层上方的上层，其中上层包含的材料不同于下层的材料和中间层的材料；以及设置在第一栅极结构和第二栅极结构的栅极电极上方的栅极导孔，其中栅极导孔直接接触三层层间介电层的上层。

根据又另一些实施例提供半导体装置的制造方法。此方法包含在基底上方形成第一介电层，其中第一介电层的顶表面与设置在基底上方的第一栅极结构的顶表面和设置在基底上方的第二栅极结构的顶表面大致上是平坦的；凹蚀第一介电层以在第一栅极结构和第二栅极结构之间形成开口，其中凹蚀的第一介电层的顶表面低于第一栅极结构的顶表面和第二栅极结构的顶表面；在第一介电层上方的开口中形成第二介电层，其中第二介电层的顶表面低于第一栅极结构的顶表面和第二栅极结构的顶表面；在第二介电层上方的开口中形成第三介电层，其中：第三介电层的顶表面与第一栅极结构的顶表面和第二栅极结构的顶表面大致上是平坦的，第三介电层的材料不同于第二介电层和第一介电层的材料，以及第一介电层、第二介电层和第三介电层结合形成装置级层间介电层。

附图说明