[发明专利]用于在从存储器加载时在进行中转置向量的系统和方法

权利要求书

1.一种处理器，包括：

寄存器堆，包括多个向量寄存器；

存储器接口，用于从存储器接收读取数据；

取出电路，用于取出指令；

解码电路，用于对所述指令解码，所述指令具有用于指定操作码、目的地向量寄存器、以及包括N组元素的源向量的存储器位置的字段，N为正整数，所述操作码用于指示所述处理器用于：取出所述源向量，生成包括一个或多个N元组的写入数据，每个N元组包括来自所述N组元素中的每一组的对应元素，并且将所述写入数据写入所述目的地向量寄存器；以及

执行电路，用于根据所述操作码执行所述指令，其中所述执行电路具有放置在所述存储器与所述寄存器堆之间的混洗流水线，所述混洗流水线用于取出、解码、以及以一个指令每时钟周期的速率执行所述指令的进一步的实例。

2.如权利要求1所述的处理器，其特征在于，所述指令进一步指定所述源向量的宽度，所述宽度为32位、64位、128位、256位、512位、和1024位中的一个。

3.如权利要求1所述的处理器，其特征在于，所述指令进一步指定所述源向量的每个元素的尺寸，所述尺寸为2位、4位、8位、16位、32位、64位、和128位中的一个。

4.如权利要求1-3中的任一项所述的处理器，其特征在于，所述源向量的所述N组元素中的每一组包括M个元素，其中所述目的地向量寄存器足够宽以存储N x M个元素，并且其中所述操作码进一步指示所述处理器用于：生成M个元组并且将所述M个元组写入所述目的地向量寄存器的对应元素，所述M个元组中的每一个用于包括所述N组元素的N个对应元素。

5.如权利要求1-3中的任一项所述的处理器，其特征在于，所述源向量的所述N组元素中的每一组包括M个元素，其中所述指令指定M个目的地向量寄存器，并且其中所述操作码进一步指示所述处理器用于：生成M个N元组并且将所生成的每个N元组广播到所述M个目的地向量寄存器中的一个的整个宽度。

6.如权利要求1-3中的任一项所述的处理器，其特征在于，所述源向量的所述N组元素被连续地布置在所述存储器中。

7.如权利要求1-3中的任一项所述的处理器，其特征在于，所述指令进一步指定一个或多个附加存储器位置，使得为所述N组元素中的每一组提供存储器位置。

8.如权利要求1-3中的任一项所述的处理器，其特征在于，所述源向量的所述N组元素中的每一组包括M个元素，并且其中所述操作码进一步指示所述处理器用于生成与所述源向量的所述M个元素中的两个对应的两个N元组并且将所述两个N元组广播到所述目的地向量寄存器的整个宽度。

9.如权利要求1-3中的任一项所述的处理器，其特征在于，所述操作码进一步用于指示：所述写入数据用于包括单个元组，所述单个元组基于所述N组元素中的每一组的所选择的元素而生成，所述单个元组将被广播到所述目的地向量寄存器的整个宽度。

10.如权利要求9所述的处理器，其特征在于，所述单个元组利用附加指令字段被选择。

11.一种用于由处理器执行的方法，所述处理器包括用于从存储器读取数据的存储器接口以及包括多个向量寄存器的寄存器堆，所述方法包括：

使用取出电路取出指令；

使用解码电路对所述指令解码，所述指令具有用于指定操作码、目的地向量寄存器、以及包括N组元素的源向量的存储器位置的字段，N为正整数，所述操作码用于指示所述处理器用于：取出所述源向量，生成包括一个或多个N元组的写入数据，每个N元组包括来自所述N组元素中的每一组的对应元素，并且将所述写入数据写入所述目的地向量寄存器；以及

使用执行电路根据所述操作码执行所述指令，其中所述执行电路具有放置在所述存储器与所述寄存器堆之间的混洗流水线，所述混洗流水线用于取出、解码、以及以一个指令每时钟周期的速率执行所述指令的进一步的实例。