[发明专利]用于在从存储器加载时在进行中转置向量的系统和方法在审
申请号: | 201911135320.7 | 申请日: | 2019-11-19 |
公开(公告)号: | CN111352658A | 公开(公告)日: | 2020-06-30 |
发明(设计)人: | A·F·海奈克;E·吉奥加纳斯;C·J·休斯;R·萨德;R·凡伦天 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/38 | 分类号: | G06F9/38 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 陈依心;何焜 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 存储器 加载 进行 中转 向量 系统 方法 | ||
本申请公开了用于在从存储器加载时在进行中转置向量的系统和方法。在一个示例中,一种处理器,包括:寄存器堆,存储器接口,取出电路,用于取出指令,解码电路,用于对所取出的指令解码,所取出的指令具有用于指定操作码、目的地向量寄存器、以及具有N组元素的源向量的字段,N为正整数,操作码用于指示处理器用于:取出源向量,生成包括一个或多个N元组的写入数据,每个N元组包括来自N组元素中的每一组的对应元素,并且将写入数据写入目的地向量寄存器,以及执行电路,用于根据操作码执行经解码的指令,执行电路具有放置在存储器与寄存器堆之间的混洗流水线,混洗流水线用于取出、解码、以及以一个指令每时钟周期执行指令的进一步的实例。
技术领域
本发明的领域一般涉及计算机处理器架构,并且更具体地涉及用于在从存储器加载时转置向量的系统和方法。
背景技术
指令集或指令集架构(ISA)是计算机架构中与编程有关的部分,并且可包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和输出(I/O)。指令集包括一种或多种指令格式。给定的指令格式定义各种字段(位的数目、位的位置)以指定将要被执行的操作以及将要对其执行那个操作的(多个)操作数,等等。给定的指令使用给定的指令格式来表达,并且指定操作和操作数。指令流是特定的指令序列,其中,该序列中的每条指令是指令按指令格式的出现。
N元组频繁地用于计算应用的情境中,诸如语音识别、机器学习和深度学习。如本文中所使用,N元组是N个整数元素的有序序列。对N不存在上限,并且其中N等于1、2、3、4或5的N元组可以分别称为单个一组(monad)、两个一组(duad)、三个一组(triad)、四个一组(tetrad)和五个一组(pentad)。
N元组的一组M个实例可以被表示为紧缩数据向量,或者将M个实例中的每一个的元素一个接一个地交错,或者将M个实例的元素分离到N个组中,每个组具有M个元素。
应用经常需要通过置换紧缩数据向量的元素将N元组的一组M个实例从分离表示转置为交错表示。有时,应用需要将N元组的M个实例中的一个、两个或更多个从分离表示转置为交错表示,并且将一个、两个或更多个N元组跨整个向量寄存器广播。尽管此类转置和广播可以使用现有向量指令来实现,但是这样做通常是缓慢的,导致大的代码尺寸,并且频繁地需要复杂的软件调节。
附图说明
图1A是图示根据实施例的用于执行可能具有广播的加载置换(LPPB)指令的处理组件的框图;
图1B是图示根据实施例的可能具有广播的加载置换(LPPB)指令的执行的框图;
图2A是图示根据实施例的具有一个周期每指令的吞吐量的混洗电路的框图;
图2B是图示根据实施例的可能具有广播的加载置换(LPPB)指令的执行的框图;
图2C是图示根据实施例的可能具有广播的加载置换(LPPB)指令的执行的框图;
图2D是图示根据实施例的可能具有广播的加载置换(LPPB)指令的执行的框图;
图2E是图示根据实施例的加载广播指令的执行的框图;
图2F是图示根据实施例的加载广播指令的执行的框图;
图2G是图示根据实施例的加载广播指令的执行的框图;
图2H是图示根据实施例的加载广播指令的执行的框图;
图2I是图示根据实施例的加载广播指令的执行的框图;
图2J是图示根据实施例的加载广播指令的执行的框图;
图2K是图示根据实施例的加载广播指令的执行的框图;
图3是图示根据实施例的处理器对可能具有广播的加载置换(LPPB)指令作出响应的流程图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911135320.7/2.html,转载请声明来源钻瓜专利网。