[发明专利]半导体结构及其形成方法

说明书

本发明涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：形成一基底，所述基底包括衬底以及覆盖于所述衬底表面的介质层，所述介质层表面包括器件区域和标记区域，所述标记区域具有贯穿所述介质层的通孔以及填充于所述通孔内并覆盖于所述介质层表面的套刻层，所述器件区域具有覆盖于所述介质层表面的器件层；遮盖所述套刻层并图案化所述器件层，形成初始器件结构；图案化所述套刻层及所述初始器件结构，于所述标记区域形成套刻标记、并同时于所述器件区域形成器件结构，所述套刻标记的顶面与所述介质层的顶面平齐。本发明避免了套刻标记易出现过刻蚀的问题，确保了套刻标记的完整性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制程工艺中，通常需要在多层膜层结构上形成图形，以组成具有一定功能的半导体器件。然而，上下两个图层之间的对准，是确保半导体制程工艺良率的重要步骤。当前，主要采用套刻标记(Overlay Mark)来判断当前图层与前一层之间是否对准。

在现有技术中，套刻标记是与器件结构同步刻蚀形成的，由于器件结构的图案限制，其需要经过两步刻蚀才能形成，因而所述套刻标记也要经历两步刻蚀，这就极易导致所述套刻标记的过刻蚀，使得最终形成的套刻标记不完整或损坏。此时，在当前层表面形成的下一图层，无法与所述当前层进行对准，阻碍了后续半导体制程工艺的顺利进行，也降低了半导体器件的良率。

因此，如何套刻标记在形成过程中出现过刻蚀的现象，确保套刻标记的完整性，从而提高半导体器件的良率，是当前亟待解决的技术问题。

发明内容

本发明提供一种半导体结构及其形成方法，用于解决当前的套刻标记在形成过程中易出现图案不完整的问题，以确保半导体制程的顺利进行，提高半导体器件的良率。

为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：

形成一基底，所述基底包括衬底以及覆盖于所述衬底表面的介质层，所述介质层表面包括器件区域和标记区域，所述标记区域具有贯穿所述介质层的通孔以及填充于所述通孔内并覆盖于所述介质层表面的套刻层，所述器件区域具有覆盖于所述介质层表面的器件层；

遮盖所述套刻层并图案化所述器件层，形成初始器件结构；

图案化所述套刻层及所述初始器件结构，于所述标记区域形成套刻标记、并同时于所述器件区域形成器件结构，所述套刻标记的顶面与所述介质层的顶面平齐。

可选的，形成一基底的具体步骤包括：

提供一衬底；

形成介质层于所述衬底表面，并于所述介质层中定义相互独立的器件区域和标记区域；

于所述标记区域形成贯穿所述介质层的通孔；

于所述标记区域形成套刻层，所述套刻层填充满所述通孔并覆盖位于所述标记区域的所述介质层表面。

可选的，于所述标记区域形成套刻层的具体步骤包括：

沉积导电材料于所述介质层表面，于所述标记区域形成套刻层、并同时于所述器件区域形成器件层。

可选的，遮盖所述套刻层并图案化所述器件区域的具体步骤包括：

覆盖光阻层于所述套刻层表面并图案化所述器件层，形成初始器件结构。

可选的，覆盖光阻层于所述套刻层表面并图案化所述器件层的具体步骤包括：

形成覆盖所述套刻层和所述器件层的光阻层；

图案化所述光阻层，形成暴露所述器件层的开口，残留的所述光阻层覆盖所述套刻层；

自所述开口刻蚀所述器件层。