[发明专利]采用Booth编码的多精度权重系数神经网络加速芯片运算装置

权利要求书

1.一种采用Booth编码的多精度权重系数神经网络加速芯片运算装置，其特征在于，包括：

一个Booth编码存储模块，用于存储经过Booth编码后的权重系数矩阵；

一个一维部分积产生单元阵列，包括多个部分积产生单元，用于根据Booth编码对特征值进行对应的操作，输出部分积；

一个加法树，用于对同一时刻不同部分积产生单元阵列产生的结果进行求和；

一个带可配置移位器的累加器，用于累加加法树的输出；

其中，所述部分积产生单元接受一个特征值、一个Booth编码作为输入，根据Booth编码对特征值进行对应的操作，其结果作为加法树第一级中某个加法器的输入；

所述带可配置移位器的累加器通过配置移位器的移位位数，累加具有不同权重的数据。

2.根据权利要求1所述的采用Booth编码的多精度权重系数神经网络加速芯片运算装置，其特征在于，将权重系数在片外进行Booth编码后存储在Booth编码存储模块中。

3.根据权利要求2所述的采用Booth编码的多精度权重系数神经网络加速芯片运算装置，其特征在于，先通过加法树将不同输入通道乘法产生的权重相同的部分积进行求和，再用带可配置移位器的累加器将具有不同权重的部分积求和结果进行累加，以实现权重系数与对应特征值的乘累加运算。

4.根据权利要求3所述的采用Booth编码的多精度权重系数神经网络加速芯片运算装置，其特征在于，在相同的时钟周期内，低精度权重系数的乘累加操作数量是高精度权重系数的乘累加操作数量的数倍，具体倍数取决于两种精度权重系数所用比特数的比值。

5.根据权利要求4所述的采用Booth编码的多精度权重系数神经网络加速芯片运算装置，其特征在于，用多个该装置同时进行多个输出通道的计算，多个装置在同一时刻的特征值输入相同。