[发明专利]接口芯片和包括接口芯片和存储器芯片的存储设备

权利要求书

1.一种接口芯片，包括：

命令解码器，被配置为基于时钟信号解码被包括在数据输入/输出信号中的命令；

时钟掩蔽电路，被配置为生成掩蔽时钟信号，所述掩蔽时钟信号包括与所述时钟信号的第一边沿至第n边沿当中的所述第一边沿相对应的边沿，“n”为2或更大的整数；

时钟延迟电路，被配置为将延迟时钟信号发送到外部芯片，所述延迟时钟信号包括与所述时钟信号的第二边沿至第n边沿相对应的边沿；

芯片选择电路，被配置为基于所述掩蔽时钟信号和被包括在所述数据输入/输出信号中的地址生成芯片选择信号；和

芯片使能控制电路，被配置为，

接收指示所述数据输入/输出信号的通道的芯片使能信号，以及

基于所述芯片选择信号将所述芯片使能信号发送到所述外部芯片。

2.根据权利要求1所述的接口芯片，其中，所述时钟掩蔽电路被配置为通过掩蔽所述时钟信号的第二边沿至第n边沿来生成所述掩蔽时钟信号。

3.根据权利要求1所述的接口芯片，其中，所述时钟延迟电路被配置为延迟所述时钟信号，以从所述延迟时钟信号中排除所述时钟信号的所述第一边沿。

4.根据权利要求1所述的接口芯片，其中，所述芯片选择电路被配置为基于被包括在所述数据输入/输出信号中的地址与内部地址相对应激活所述芯片选择信号。

5.根据权利要求4所述的接口芯片，其中，所述芯片使能控制电路被配置为基于所述芯片选择信号被激活而将所述芯片使能信号发送到所述外部芯片。

6.根据权利要求1所述的接口芯片，还包括：

数据缓冲电路，被配置为，

接收所述数据输入/输出信号，以及

基于所述芯片选择信号和所述芯片使能信号将所述数据输入/输出信号发送到所述外部芯片。

7.根据权利要求6所述的接口芯片，其中

所述接口芯片包括，

命令锁存使能缓冲电路，被配置为，

接收命令锁存使能信号，以及

将所述命令锁存使能信号发送到所述外部芯片，和

地址锁存使能缓冲电路，被配置为，

接收地址锁存使能信号，以及

将所述地址锁存使能信号发送到所述外部芯片，并且

所述命令解码器被配置为基于所述命令锁存使能信号和所述地址锁存使能信号控制所述数据缓冲电路来通过所述数据缓冲电路将所述命令发送到所述外部芯片。

8.一种存储设备，包括：

控制器，被配置为生成包括命令和第一地址至第n地址的数据输入/输出信号、以及包括第一边沿至第n边沿的时钟信号，“n”为2或更大的整数；以及

第一级至第n级的半导体芯片，被配置为解码被包括在所述数据输入/输出信号中的命令，并基于所述时钟信号的第一边沿至第n边沿分别对所述第一地址至第n地址进行采样，

其中，所述控制器被配置为选择分别与所述第一地址至第n地址相对应的所述第一级至第n级的半导体芯片。

9.根据权利要求8所述的存储设备，其中

第一级至第(n-1)级的半导体芯片是接口芯片，并且

第n级的半导体芯片是存储器芯片。

10.根据权利要求8所述的存储设备，其中

所述控制器还被配置为生成芯片使能信号，所述芯片使能信号指示用于所述数据输入/输出信号的通道，

其中，当“n”为2时，第一级的半导体芯片分别被配置为基于所述第一地址确定是否将所述芯片使能信号发送到第二级的半导体芯片，以及

其中，当“n”大于2时，第一级至第(n-1)级的半导体芯片分别被配置为分别基于第一地址至第(n-1)地址来确定是否将所述芯片使能信号发送到第二级至第n级的半导体芯片。