[发明专利]接口芯片和包括接口芯片和存储器芯片的存储设备

说明书

一种接口芯片包括：命令解码器，被配置为基于时钟信号解码被包括在数据输入/输出信号中的命令；时钟掩蔽电路，被配置为生成掩蔽时钟信号，该掩蔽时钟信号包括与时钟信号的第一边沿至第n边沿(n是2或更大的整数)当中的第一边沿相对应的边沿；时钟延迟电路，被配置为向外部芯片发送延迟时钟信号，该延迟时钟信号包括与时钟信号的第二边沿至第n边沿相对应的边沿；芯片选择电路，被配置为基于被包括在数据输入/输出信号中的地址和掩蔽时钟信号生成芯片选择信号；以及芯片使能控制电路，被配置为接收指示数据输入/输出信号的通道的芯片使能信号，并且基于芯片选择信号将芯片使能信号发送到外部芯片。

相关申请的交叉引用

本申请要求于2018年11月23日在韩国知识产权局提交的第10-2018-0146019号韩国专利申请的优先权，该申请的公开内容通过引用整体合并于此。

技术领域

至少一些示例实施例涉及接口芯片和包括接口芯片和存储器芯片的存储设备。

背景技术

存储设备可以包括控制器和多个存储器芯片。随着存储设备容量的增加，存储设备中包括的存储器芯片的数量可能增加。随着连接到控制器的存储器芯片的数量的增加，控制器的负载可能增加，并且控制器和存储器芯片之间的路径数量可能增加。因此，可以包括接口芯片以减少控制器上的负载。

然而，随着存储器芯片数量的增加，连接控制器和存储器芯片的接口芯片的数量也可能增加。如果控制器必须选择接口芯片和存储器芯片两者，则用于选择接口芯片和存储器芯片的路径数量可能增加。

发明内容

一些发明构思的一些示例实施例包括用于选择存储器芯片的接口芯片、和/或包括这样的存储器芯片和/或接口芯片的存储设备。

一些示例实施例可以包括接口芯片，其中，接口芯片可以包括：命令解码器，被配置为基于时钟信号解码被包括在数据输入/输出信号中的命令；时钟掩蔽电路，被配置为生成掩蔽时钟信号，该掩蔽时钟信号包括与时钟信号的第一边沿至第n边沿(n为2或更大的整数)当中的第一边沿相对应的边沿；时钟延迟电路，被配置为向外部芯片发送延迟时钟信号，该延迟时钟信号包括与时钟信号的第二边沿至第n边沿相对应的边沿；芯片选择电路，被配置为基于被包括在数据输入/输出信号中的地址和掩蔽时钟信号而生成芯片选择信号；以及芯片使能控制电路，被配置为接收指示数据输入/输出信号的通道的芯片使能信号，并基于芯片选择信号将芯片使能信号发送到外部芯片。

一些示例实施例可以包括存储设备。该存储设备可以包括控制器以及第一级至第n级的半导体芯片，其中，该控制器被配置为生成包括命令、第一地址至第n地址的数据输入/输出信号和包括第一边沿至第n边沿(n为2或更大的整数)的时钟信号，该第一级至第n级的半导体芯片被配置为解码被包括在数据输入/输出信号中的命令，并且基于时钟信号的第一至第n边沿分别采样第一地址至第n地址，其中，控制器被配置为选择分别与第一地址至第n地址相对应的第一级至第n级的半导体芯片。

一些示例实施例可以包括存储设备，该存储设备包括第一级至第n级(“n”是2或更大的整数)的半导体芯片和控制器，该控制器被配置为向第一级的第一半导体芯片发送包括用于选择第n级的半导体芯片的命令的数据输入/输出信号、包括第一边沿至第n边沿的时钟信号、以及芯片使能信号，其中，当“n”为2时，第一级的半导体芯片被配置为从控制器接收芯片使能信号，并基于时钟信号的第一边沿将芯片使能信号发送到第n级的半导体芯片，并且其中，当“n”大于2时，第一级至第(n-1)级的半导体芯片分别被配置为从控制器和第一级至第(n-2)级的半导体芯片接收芯片使能信号，并基于时钟信号的第一边沿至第(n-1)边沿将芯片使能信号发送到第二级至第n级的半导体芯片。

附图说明

图1示出了根据一些发明构思的一些示例实施例的存储设备的框图。

图2示出了根据一些发明构思的一些示例实施例的存储设备的框图。