[发明专利]用于确定存储器单元的数据状态的设备及方法

说明书

本申请案涉及用于确定存储器单元的数据状态的设备及方法。操作存储器的方法及经配置以执行类似方法的设备包含：在所述存储器的存储器单元的编程操作期间确定步阶式感测操作的激活所述存储器单元的电压电平；及在所述存储器单元的读取操作期间确定斜坡式感测操作的激活所述存储器单元的电压电平。

技术领域

本发明一般来说涉及存储器，且明确地说，在一或多个实施例中，本发明涉及用于确定存储器单元的数据状态的设备及方法。

背景技术

存储器(例如，存储器装置)通常经提供作为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器已发展成用于各种各样的电子应用的非易失性存储器的普遍来源。快闪存储器通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。通过电荷存储结构(例如，浮动栅极或电荷陷阱)的编程(其通常称为写入)或其它物理现象(例如，相变或极化)，所述存储器单元的阈值电压(Vt)的改变决定了每一存储器单元的数据状态(例如，数据值)。快闪存储器及其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、运载工具、无线装置、移动电话及可抽换式存储器模块，且非易失性存储器的用途不断扩展。

NAND快闪存储器是常见类型的快闪存储器装置，因此被称为其中布置基本存储器单元配置的逻辑形式。通常，NAND快闪存储器的存储器单元的阵列经布置使得所述阵列的行中的每一存储器单元的控制栅极连接在一起而形成存取线，例如字线。所述阵列的列包含一起串联连接在一对选择门(例如，源极选择晶体管及漏极选择晶体管)之间的存储器单元串(通常称为NAND串)。每一源极选择晶体管可连接到源极，而每一漏极选择晶体管可连接到数据线，例如列位线。在存储器单元串与源极之间及/或在存储器单元串与数据线之间使用一个以上选择门的变化形式是已知的。

在对存储器进行编程时，存储器单元可被编程为通常称为单电平单元(SLC)的单元。SLC可使用单个存储器单元来表示数据的一个数字(例如，一个位)。举例来说，在SLC中，2.5V或更高的Vt可指示经编程存储器单元(例如，表示逻辑0)，而-0.5V或更低的Vt可指示经擦除存储器单元(例如，表示逻辑1)。此存储器可通过包含多电平单元(MLC)、三电平单元(TLC)、四电平单元(QLC)等或其组合而实现更高水平的存储容量，在所述组合中，存储器单元具有使得更多数据数字能够存储于每一存储器单元中的多个电平。举例来说，MLC可经配置以每存储器单元存储由四个Vt范围表示的两个数据数字，TLC可经配置以每存储器单元存储由八个Vt范围表示的三个数据数字，QLC可经配置以每存储器单元存储由十六个Vt范围表示的四个数据数字，以此类推。

对存储器进行编程通常利用将编程脉冲施加到存储器单元及验证所述存储器单元响应于所述编程脉冲是否已达到其期望数据状态(例如，对应于目标阈值电压)的迭代过程，且重复进行所述迭代过程，直到所述存储器单元通过验证为止。一旦存储器单元通过验证，便可阻止存储器单元进行进一步编程，但仍可启用其它存储器单元用于后续编程脉冲的编程。所述迭代过程可随着改变(例如，增大)编程脉冲的电压电平而重复进行，直到选定用于编程操作的每一存储器单元已达到其相应期望数据状态或声明某一故障(例如，达到在编程操作期间允许的最大数目个编程脉冲)为止。

感测(例如，读取或验证)存储器单元的数据状态通常涉及：例如通过检测连接到存储器单元的数据线中的电流流动或电压改变而检测存储器单元响应于施加到其控制栅极的特定电压是否被激活。当存储器操作前进到表示每存储器单元的额外数据状态时，邻近Vt范围之间的裕度可变得较小。如果经感测存储器单元的Vt随时间移位，那么这可导致对经感测存储器单元的数据状态的不准确确定。

发明内容