[发明专利]电容阵列及其制备方法和半导体存储结构

说明书

本申请涉及一种电容阵列制备方法、电容阵列和半导体存储结构。其中，制备方法包括：在衬底上形成牺牲层和覆盖牺牲层的格架结构层；刻蚀格架结构层和牺牲层，形成暴露出衬底的电容孔阵列；在电容孔的内壁形成下电极层；刻蚀格架结构层形成开口，通过开口去除牺牲层，并形成切割槽，切割槽将电容孔阵列切割为至少两个子区域并切断各子区域之间的格架结构层的连接；在电容孔内形成电容介质层和上电极层，上电极层通过电容介质层与下电极层隔离。通过形成切割槽，将格架结构层切割为多个小区域，避免电容孔形变，由此提高器件的电性性能。

技术领域

本发明涉及半导体领域，尤其涉及一种电容阵列及其制备方法和半导体存储结构。

背景技术

半导体存储器件集成有电容阵列，通过电容存储电荷和释放电荷来记录信息。为了提高器件的集成度，在衬底上部通常形成沟槽式电容，并在沟槽两侧形成浮空的格架结构层以稳固结构。然后，在产品测试时，电容漏电、短路以及断路问题较为明显，导致产品良率较低。

发明内容

基于此，本申请提出一种电容阵列制备方法、电容阵列及半导体存储结构，有利于提高产品良率。

为解决上述技术问题，本申请提出的第一种技术方案为：

一种电容阵列制备方法，所述方法包括：

在衬底上形成牺牲层和覆盖所述牺牲层的格架结构层；

刻蚀所述格架结构层和所述牺牲层，形成暴露出所述衬底的电容孔阵列；

在所述电容孔的内壁形成下电极层；

刻蚀所述格架结构层形成开口，通过所述开口去除所述牺牲层，并在部分所述开口处形成切割槽，所述切割槽将所述电容孔阵列切割为至少两个子区域并切断各所述子区域之间的格架结构层的连接；

在所述电容孔内形成电容介质层和上电极层，所述上电极层通过所述电容介质层与所述下电极层隔离。

在其中一个实施例中，所述刻蚀所述格架结构层形成开口，包括：

提供掩膜板，所述掩膜板具有将所述掩膜板划分为多个子区域的切割槽图案和位于所述各子区域内的网孔图案；

在所述格架结构层上形成掩膜层，利用所述掩膜板对所述掩膜层进行光刻，在所述掩膜层上对应所述切割槽图案和所述网孔图案的区域形成刻蚀窗口；

通过所述刻蚀窗口刻蚀所述格架结构层，形成所述开口。

在其中一个实施例中，所述切割槽图案呈直线型。

在其中一个实施例中，所述切割槽图案呈波浪型以使形成的所述切割槽绕过所述电容孔的中心。

在其中一个实施例中，所述切割槽图案的波浪拐角角度范围为70°～140°。

在其中一个实施例中，所述各子区域的覆盖面积小于或等于所述电容孔阵列覆盖面积的一半。

在其中一个实施例中，不同方向的所述切割槽呈十字型或T字型相交，以对所述电容孔阵列进行十字型或T字型切割。

在其中一个实施例中，各所述子区域的形状为矩形、菱形和六边形中的任一种。

在其中一个实施例中，所述衬底上形成有多层牺牲层和夹设于相邻牺牲层之间的支撑埋层和覆盖于最上层牺牲层上的支撑顶层，所述格架结构层包括所述支撑埋层和所述支撑顶层中的一层或多层。

为解决上述技术问题，本申请提出的第二种技术方案为：

一种电容阵列，包括：

衬底；

格架结构层，形成于所述衬底上，所述格架结构层与所述衬底间隔设置；