[发明专利]应用于浮动高压的电阻绝对值校准电路

说明书

本发明揭示了一种应用于浮动高压的电阻绝对值校准电路，包括与不可调电阻R1并联接入浮动高压两电极INA、INB之间的Rc可调电阻，其特征在于该Rc可调电阻由粗调电阻阵列和精调电阻阵列构成，其中粗调电阻阵列由N个第一类电阻并联构成，精调电阻阵列由M个第二类电阻并联构成，每条并联支路设有切换本路电阻切入、切开的开关，其中N为6以上的自然数，M为3以上的自然数。应用本发明的电阻校准设计，该电路采用粗调与精调相结合的方式，实现了高线性度、高精度的校准电阻偏离，且大大降低了电阻阵列的面积占比；同时优化了电阻校准中开关的电压控制区间，使得校准电路持续处于安全的工作区，满足器件的可靠性。

技术领域

本发明涉及一种电阻校准的优化电路设计，尤其一种应用于浮动高压的电阻绝对值校准电路。

背景技术

在集成电路设计中，电阻的高精度校准及优化是必不可少需要重视的一方面。而对于电阻校准的精确度要求日渐提升，而相应的电路设计难度也随之与日俱增。而应用于浮动高压时，如图1左半部分所示，其中浮动高压两电极INA、INB是电阻R1的两端，其间压差很大，甚至可以高达100V以上。其中电阻R1为不可调电阻，但其值存在正负20%的偏差。而Rc可调电阻的主要作用是将不可调电阻R1的阻值偏差校准到系统需要的绝对电阻值Reff。

当要求到达非常高精度的校准可调范围，需要可调电阻阵列的线性度也非常高。客观分析现有的此类校准电路的主要问题，便是该电路占用面积过大，甚至严重影响了集成电路主导功能的电路设计。与此同时，该可调电阻阵列的开关需要面对可能超过100V的高压，校准电路或有面临耐压可靠性的风险。

发明内容

鉴于上述现有技术存在的缺陷，本发明的目的旨在提出应用于浮动高压的电阻绝对值校准电路，以实现低成本、低芯片面积占用率及低耐压风险的高精度电阻校准。

为了达到上述目的，本发明所采用的技术解决方案为，应用于浮动高压的电阻绝对值校准电路，包括与不可调电阻R1并联接入浮动高压两电极INA、INB之间的Rc可调电阻，其特征在于：所述Rc可调电阻由粗调电阻阵列和精调电阻阵列构成，其中粗调电阻阵列为由N个第一类电阻并联构成的N bits电阻阵列DAC，精调电阻阵列为由M个第二类电阻并联构成的M bits电阻阵列DAC，每条并联支路设有切换本路电阻切入、切开的开关，其中N为6以上的自然数，M为3以上的自然数。

进一步地，N=9，所述粗调电阻阵列由第一类电阻Rc1、Rc2、Rc3、Rc4、Rc5、Rc6、Rc7、Rc8、Rc9并联构成，且各个第一类电阻的阻值成倍递增。

进一步地，M=5，所述精调电阻阵列由第二类电阻Rf1、Rf2、Rf3、Rf4、Rf5并联构成，且各个第二类电阻的阻值成倍递增。

进一步地，所述Rc可调电阻的每一并联支路中所设开关为由一对NMOS的开关管并联相接构成，其中开关管S1的漏极和开关管S2的源极接入浮动高压的电极INA，开关管S1的源极接入浮动高压的电极INB，开关管S2的漏极接为节点INC，且开关管S1的栅极控制端VCB、开关管S2的栅极控制端VCC及节点INC一并接入压控模组。

更进一步地，所述节点INC的电压受控满足低于电极INB的电压，且压差介于0.5V~0.7V，所述栅极控制端VCB、VCC为由VC逻辑电平转换构成的浮动电压控制区间，其中U_VCB-U_INB=3V、U_INB-U_VCC=0.5V。

更进一步地，所述开关管S1、S2为5V器件。

应用本发明的电阻校准设计，具备突出的实质性特点和显著的进步性：该电路采用粗调与精调相结合的方式，实现了高线性度、高精度的校准电阻偏离，且大大降低了电阻阵列的面积占比；同时优化了电阻校准中开关的电压控制区间，使得校准电路持续处于安全的工作区，满足器件的可靠性。

附图说明