[发明专利]一种伪栅移除的方法

说明书

本发明提供了一种伪栅移除的方法，能够高效去除伪栅结构并且能够防止在去除伪栅过程中的残余物导致的芯片失效和低良率问题。该方法通过降低伪栅高度进而降低刻蚀槽的深宽比，从而减少由于高深宽比对刻蚀形成的残余物排出的消极影响，实现了对残余物量的抑制。对于可能的残余物，通过氧化处理刻蚀剩余的伪栅表面，从而实现分解和清除聚合物残余物的目的。此外，针对湿法刻蚀过程中的气泡阻碍刻蚀问题，我们通过引入气泡释放剂来释放湿法刻蚀伪栅表面形成的气泡，并通过对腔室的低真空处理，加速气泡的排出。

技术领域

本发明涉及半导体集成电路芯片制造工艺制造领域，特别涉及一种伪栅移除的方法。

背景技术

当代集成电路工业的高速发展往往伴随着工艺和技术的不断突破。摩尔定律不断的激发着相关企业和科研工作者寻求在更小工艺节点上的突破，比如14nm、10nm、7nm等等。为了减小栅极尺寸的同时控制短沟道效应，提出了高K金属栅(HKMG，High K Metal Gate)晶体管，即采用高K介质材料取代常规的氧化硅等材料作为晶体管的栅介质层，采用金属材料取代常规的多晶硅材料作为晶体管的栅电极层。HKMG工艺发明使得器件尺寸进一步缩小，集成密度进一步提高。金属电极结合高介电常数绝缘层替代了传统的多晶硅栅极，并极大的改善了器件性能。在栅最后工艺中，首先进行多晶硅伪栅的生长，随后进行漏源的生长。在一系列工艺流程后，HKMG栅极会留到最后。通常会对多晶硅伪栅(dummygate)顶部的介电层进行化学机械抛光，以露出多晶硅伪栅，然后通过一系列干湿法刻蚀工艺清除多晶硅，露出沟槽。随后进行HKMG工艺，生长真正的金属栅极。

在现有半导体多晶硅伪栅去除工艺中，只是进行了基础的干法刻蚀工艺和湿法刻蚀工艺。没有考虑到，随着半导体器件工艺尺寸的缩小，带来的一系列的新刻蚀问题。基于器件工艺尺寸的缩小，多晶硅伪栅沟槽尺寸也同步缩小。因此干法刻蚀工艺引起的聚合物残留(polymerresidue)对于湿法刻蚀的阻挡效应更加明显。此外，随着尺寸的缩小，湿法刻蚀中产生的气泡对于多晶硅表面的粘附将会进一步引起湿法刻蚀的中断。从而导致多晶硅伪栅的无法彻底清除。

发明内容

有鉴于此，本发明提供了一种伪栅移除的方法，能够高效去除伪栅结构并且能够防止在去除伪栅过程中的残余物导致的芯片失效和低良率问题。

为解决上述问题并取得相应的效果，本发明提供一种伪栅移除的方法，其包括有以下步骤：

步骤S01：在衬底结构上形成伪栅结构；

步骤S02：降低所述衬底结构上的所述伪栅的高度；

步骤S03：对所述伪栅进行干法刻蚀，去除部分伪栅结构，形成凹槽结构；

步骤S04：对所述凹槽结构中暴露出的所述伪栅结构进行氧化处理；

步骤S05：去除所述伪栅结构表面的氧化物层；

步骤S06：清洗所述凹槽结构中的所述伪栅结构的表面；

步骤S07：在低真空环境下采用湿法刻蚀去除剩下的所述伪栅结构，所述湿法刻蚀的溶液添加有气泡释放剂。

更进一步地，所述伪栅结构为多晶硅伪栅。

更进一步地，在所述步骤S02中通过使用化学机械抛光工艺降低所述伪栅的高度，并且经过所述抛光工艺去除的伪栅高度为原始伪栅高度的10％～20％。

更进一步地，所述步骤S03中的所述干法刻蚀为反应离子刻蚀RIE刻蚀，并且形成凹槽结构的深度为所述降低高度后的伪栅高度的10％-40％。

更进一步地，所述步骤S04中，采用臭氧对所述凹槽结构中暴露出的所述伪栅结构进行氧化处理，采用的所述臭氧为纯度在99.9％以上的高纯度臭氧，所述氧化处理时臭氧的流量为50毫升/分钟(SCCM)至150毫升/分钟(SCCM)，处理时间为5至15分钟。