[发明专利]一种阵列基板及其显示面板

说明书

本发明涉及的一种阵列基板及其显示面板，一方面，本大明采用第一源漏极第一部分作为电容的下极板，采用第二源漏极层第一部分作为电容的上极板，由此栅极层只作为扫描驱动线和驱动薄膜晶体管的栅极，由此可增大所述存储电容的存储容量，进而便于更大的PPI电路设计。另一方面，相邻所述像素电极共用一个第五通孔连接于所述第二源漏极层第二部分上，采用一个通孔复位两个像素的连接方式，从而能够减少通孔密度，进一步的提高了显示面板的PPI。

技术领域

本发明涉及平面显示技术领域，具体涉及一种阵列基板及其显示面板。

背景技术

已知，随着柔性OLED显示面板技术的不断向前发展，柔性可折叠产品已开始逐渐进入市场，并且因其可折叠性能，使得其显示面板能够调节大小，需要时展开显示，显示区域大；不需要时，折叠放置，收容空间小，从而使得其有成为市场主流的趋势。

具体来讲，其中对于所述OLED显示面板的阵列基板设计中，业界常用的是一种7T1C电路进行像素电路(Pixel circuit)控制。如图1所示，其图示了一种业界常见的7T1C电路的结构示意。

如图1中所示，所述7T1C电路一般是采用第一栅极(GE1)101作为电容下极板，第二栅极(GE2)102作为电容上极板，然后在直接采用无机层作为两者间的介电层，从而形成所述电容进行驱动TFT(Driver TFT)的驱动。随后在所述第二栅极102上方沉积一层无机层(一般为ILD)作为绝缘层103；然后沉积一层第一源漏极金属层104(Source/Drain metal，SD)同时作为Data line与Power Line，如此，形成了所述7T1C电路用以进行像素电路的控制。

进一步的，所述第一源漏极金属层104上方还会在涂布(coater)第一平坦层105，然后沉积ANO做为阳极106，在所述ANO阳极106上方在涂布一层有机层作为像素定义层107(PDL，Pixel defined layer)。

这其中，由于所述第一源漏极金属层104需要同时充当Data line和Power Line，因此，在实际的使用时，容易出现其所在显示面板的AA区显示时，由于存在IR Drop而导致的画面不均问题。业界对此，会在有些设计中采用新增一层第二源漏极金属层108(SD2)作为Power Line的走线，从而减小面内显示由SD line IR Drop导致的显示不均现象。

但是，业界对此的研发并不止于此，还在不断的进行新型金属走线结构的研发，以期获得更好的显示效果以及更大的显示尺寸。

发明内容

本发明的一个方面是提供一种阵列基板及其显示面板，其采用新型的金属走线结构设计，使得其形成的存储电容容量更大，以便于实现更大显示面板相应的PPI电路设计。

本发明的一个实施方式提供了一种阵列基板，其中包括：基底层；有源层，其设置于所述基底层上；第一绝缘层，其设置于所述有源层上；栅极层，其设置于所述第一绝缘层上；第二绝缘层，其设置于所述栅极层上；第一源漏极，其设置于所述第二绝缘层上，所述第一源漏极包括：第一源漏极第一部分，其通过第一通孔连接至所述栅极层上；第三绝缘层，其覆盖于所述第一源漏极以及所述第二绝缘层上；第二源漏极，其包括：第二源漏极第一部分，其对应所述第一源漏极第一部分设置于所述第三绝缘层上。

进一步的，其中所述阵列基板还包括：第一平坦层，其设置于所述第三绝缘层上，所述第一平坦层对应于所述第一源漏极第一部分的远离所述基底层的表面向下贯穿直至所述第三绝缘层远离所述基底层的表面形成凹槽；所述第二源漏极第一部分设置于所述凹槽内。

进一步的，其中所述阵列基板还包括：第二平坦层，其覆盖于所述第二源漏极以及第一平坦层上；至少一像素电极，其相互间隔设置于所述第二平坦层上，其通过第五通孔连接于所述第二源漏极第二部分上；复位信号走线，其设置于相邻所述像素电极之间的所述第二平坦层上；像素定义层，其设置于相邻所述像素电极之间的所述第二平坦层上并覆盖所述复位信号走线。