[发明专利]接触孔的制造方法

说明书

本发明公开了一种接触孔的制造方法，包括步骤：步骤一、形成层间膜。步骤二、测量出各区域的层间膜的厚度。步骤三、根据层间膜的厚度值调整对应区域的接触孔的光刻定义线宽，以补偿层间膜的厚度对刻蚀后的接触孔的开口线宽的影响。步骤四、进行光刻工艺。步骤五、进行刻蚀工艺形成所述接触孔的开口。本发明能消除层间膜的厚度对接触孔的线宽的影响，能使各区域刻蚀后的接触孔的开口线宽满足要求值，有利于器件尺寸等比例缩小并能提高缩小后的半导体器件的电学性能和良率。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种接触孔的制造方法。

背景技术

半导体器件中的导电区域如源区、漏区或栅极区域都需要通过接触孔连接到由正面金属层组成的漏极。现有接触孔的制造方法通常包括步骤：光刻定义出接触孔的形成区域，之后根据光刻定义，对层间膜进行刻蚀形成接触孔的开口；之后在开口中填充金属形成接触孔。通常，在光刻工艺的显影完成之后需要进行显影后检查(After DevelopInspection，ADI)，在刻蚀完成之后需要进行刻蚀后检查(After etch Inspection，AEI)。

随着半导体制造技术的不断发展，半导体器件的工艺节点会不断降低，接触孔的线宽(CD)也会不断减小，这时刻蚀后的接触孔的线宽的偏移会对半导体器件的电性能产生较大的影响并会影响产品的良率。现有接触孔的制造方法中，接触孔的光刻定义线宽以及刻蚀工艺都是固定的，由于ADI测量的线宽为显影后的接触孔的开口线宽，ADI测量的线宽通常也不会改变。但是，由于半导体衬底组成的晶圆表面上形成有半导体器件结构，再加上层间膜的形成工艺本身的影响，会使得晶圆的各区域的层间膜的厚度会有偏差，随着接触孔的线宽的减小，由层间膜的厚度偏差产生的对接触孔的线宽的影响变得不可忽略且越来越严重。半导体器件的工艺节点会不断降低，栅极结构的栅介质层通常会采用高介电常数(HK)层，栅极导电材料层组会采用金属栅(MG)，包括高介电常数层和金属层的栅极结构称为HKMG，28nm工艺节点的HKMG工艺通常称为28HKMG工艺。28HKMG工艺中，容易产生刻蚀后的接触孔的线宽的偏移。

发明内容

本发明所要解决的技术问题是提供一种接触孔的制造方法，能消除层间膜的厚度对接触孔的线宽的影响，从而有利于器件尺寸的缩小。

为解决上述技术问题，本发明提供的接触孔的制造方法包括如下步骤：

步骤一、在具有半导体衬底的第一晶圆上形成层间膜(ILD)。

步骤二、测量出所述第一晶圆的各区域的所述层间膜的厚度。

步骤三、根据所述第一晶圆的各区域的所述层间膜的厚度值调整对应区域的所述接触孔的光刻定义线宽，以补偿所述层间膜的厚度对后续刻蚀后的所述接触孔的开口线宽的影响并保证刻蚀后对应区域的所述接触孔的开口线宽满足要求值。

步骤四、进行光刻工艺定义出所述第一晶圆的各区域的所述接触孔的开口区域；各区域的所述接触孔的开口大小分别采用对应的调整后的所述光刻定义线宽定义。

步骤五、进行刻蚀工艺将所述接触孔的开口区域中所述层间膜去除以形成所述接触孔的开口。

进一步的改进是，所述半导体衬底为硅衬底。

在所述半导体衬底上形成有半导体器件，各所述半导体器件包括栅极结构。

各所述半导体器件还包括源区和漏区。

进一步的改进是，所述栅极结构包括依次叠加的栅介质层和多晶硅(Poly)栅。

进一步的改进是，所述栅极结构包括依次叠加的栅介质层和金属栅。

进一步的改进是，所述半导体器件的工艺节点为28纳米以下。

进一步的改进是，所述栅介质层包括高介电常数层，所述金属栅中包括功函数层。