[发明专利]光阻残留物的去除方法及逻辑器件

说明书

本申请公开了一种光阻残留物的去除方法及逻辑器件，该方法包括：提供一衬底，该衬底包括第一区域和第二区域；通过光刻工艺在第二区域上涂布光阻，对第一区域进行浅掺杂SD离子注入，在第一区域形成的第一栅氧化层的两侧形成源极和漏极，浅掺杂SD离子注入的过程中光阻的表层形成有硬壳；通过干式灰化工艺对硬壳进行去除；通过湿法去除工艺对剩余的硬壳和光阻进行去除。本申请通过在对第一区域进行浅掺杂SD离子注入后，依次通过干式灰化工艺和湿法去除工艺对涂布在第二区域的光阻的表层形成的硬壳和光阻进行去除，能够较为充分的去除光阻残留物(包括硬壳，和/或，光阻)，提高了逻辑器件的制造良率。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种光阻残留物的去除方法及逻辑器件。

背景技术

参考图1至图3，其示出了相关技术中逻辑器件的制造过程中的浅掺杂源极(Source)漏极(Drain)离子注入的示意图，其包括：

如图1所示，通过光刻工艺在P型金属氧化物半导体(Positive channel Metal-Oxide-Semiconductor，PMOS)区域102覆盖光阻10，对N型金属氧化物半导体(Negativechannel Metal-Oxide-Semiconductor，NMOS)区域101进行浅掺杂SD离子注入；

如图2所示，通过干式灰化工艺对光阻10最外层的硬壳(Crust)11进行去除，该硬壳11是由于在对NMOS区域进行离子注入时，由于离子注入的能量较强在光阻10的表面生成的硬质的外壳，该硬壳通常由交联的碳链化合物且掺杂着各种注入的离子组分组成；

如图3所示，由于逻辑器件的线宽越来越小，浅掺杂SD离子注入的能量越来越大，即便通过干式灰化工艺对硬壳11进行去除，依然具有光阻残留物(Residue)12，在一定程度上会导致多晶硅损伤(Poly broken)等工艺缺陷，降低逻辑器件的制造良率。

发明内容

本申请提供了一种光阻残留物的去除方法及逻辑器件，可以解决相关技术中通过干式灰化工艺去除光阻残留物去除不充分所导致逻辑器件的良率较低问题。

一方面，本申请实施例提供了一种光阻残留物的去除方法，该方法应用于逻辑器件的制造过程中，包括：

提供一衬底，所述衬底包括第一区域和第二区域，所述第一区域形成有第一栅氧化层以及形成于所述第一栅氧化层上的第一栅极，所述第二区域形成有第二栅氧化层以及形成于所述第二栅氧化层上的第二栅极；

通过光刻工艺在所述第二区域上涂布光阻，对所述第一区域进行浅掺杂SD离子注入，在所述第一栅氧化层的两侧形成所述第一区域的源极和漏极，所述浅掺杂SD离子注入的过程中所述光阻的表层形成有硬壳；

通过干式灰化工艺对所述硬壳进行去除；

通过湿法去除工艺对剩余的硬壳和光阻进行去除；

其中，当所述第一区域为NMOS区域时，所述第二区域为PMOS区域；当所述第一区域为PMOS区域时，所述第二区域为NMOS区域。

可选的，所述通过湿法去除工艺的反应溶液包括SPM药液。

可选的，所述SPM药液包括H₂SO₄和H₂O₂，H₂SO₄和H₂O₂的容量比值的取值范围为5:1至8:1。

可选的，所述湿法去除工艺的处理温度的取值范围为170摄氏度至200摄氏度。

可选的，所述湿法去除工艺的处理时间的取值范围为20秒至30秒。

可选的，所述干式灰化工艺的反应气体包括氢气。