[发明专利]虚拟栅的平坦化方法

权利要求书

1.一种虚拟栅的平坦化方法，其特征在于，包括如下步骤：

步骤一、在半导体衬底上形成由第一栅介质层和多晶硅伪栅叠加形成的虚拟栅；所述半导体衬底上具有不平坦的区域，所述多晶硅伪栅的表面也不平坦；

步骤二、在所述多晶硅伪栅的顶部区域形成第零层层间膜；位于所述多晶硅伪栅顶部的所述第零层层间膜的表面具有随所述多晶硅伪栅的表面变化的不平坦结构；

步骤三、进行第一次化学机械研磨工艺，所述第一次化学机械研磨工艺对所述第零层层间膜的研磨速率大于对所述多晶硅伪栅的研磨速率；所述第一次化学机械研磨工艺完成后，在所述多晶硅伪栅的表面凹陷区域中会残留有所述第零层层间膜，且所述多晶硅伪栅的表面凹陷区域中的所述第零层层间膜的表面低于所述多晶硅伪栅的表面凹陷区域外的表面；

步骤四、进行第二次平坦化工艺，所述第二次平坦化工艺对所述第零层层间膜的去除速率小于对所述多晶硅伪栅的去除速率，所述第二次平坦化工艺使所述多晶硅伪栅的表面凹陷区域中的所述第零层层间膜的表面和所述多晶硅伪栅的表面凹陷区域外的表面相平；

步骤五、进行无选择性的多晶硅减薄工艺，所述多晶硅减薄工艺对所述多晶硅伪栅和所述第零层层间膜的刻蚀速率相同，所述多晶硅减薄工艺将所述多晶硅伪栅表面都暴露出来且使各区域的所述多晶硅伪栅的表面相平。

2.如权利要求1所述的虚拟栅的平坦化方法，其特征在于：步骤一包括如下分步骤：

步骤11、在半导体衬底上依次形成第一栅介质层和多晶硅伪栅；

步骤12、光刻定义出所述虚拟栅的形成区域，依次对所述多晶硅伪栅和所述第一栅介质层进行刻蚀形成由所述第一栅介质层和所述多晶硅伪栅叠加而成的所述虚拟栅。

3.如权利要求2所述的虚拟栅的平坦化方法，其特征在于：步骤12中还采用硬质掩模层，在进行所述虚拟栅的光刻定义之前还包括在所述多晶硅伪栅的表面形成所述硬质掩模层的步骤；在所述虚拟栅的刻蚀工艺中先刻蚀所述硬质掩模层，之后再依次刻蚀所述多晶硅伪栅和所述第一栅介质层。

4.如权利要求3所述的虚拟栅的平坦化方法，其特征在于：在步骤一形成所述虚拟栅之后以及步骤二形成所述第零层层间膜之前，还包括采用以所述虚拟栅为自对准条件的半导体器件的正面工艺结构的形成工艺。

5.如权利要求4所述的虚拟栅的平坦化方法，其特征在于：所述半导体器件为鳍式晶体管；

步骤一中所述半导体衬底上形成有由对所述半导体衬底进行刻蚀形成的鳍体，在所述鳍体之间形成有浅沟槽，在所述浅沟槽的底部区域中填充有场氧；所述场氧的顶部表面低于所述鳍体的顶部表面使所述半导体衬底的表面不平坦；

所述虚拟栅覆盖对应的所述鳍体的侧面或者所述鳍体的侧面和顶部表面。

6.如权利要求5所述的虚拟栅的平坦化方法，其特征在于：以所述虚拟栅为自对准条件的半导体器件的正面工艺结构的形成工艺包括：

在所述虚拟栅两侧的所述鳍体中形成凹槽；

在所述凹槽中填充嵌入式外延层；

进行源漏注入在所述虚拟栅两侧的所述嵌入式外延层中形成源区和漏区。

7.如权利要求6所述的虚拟栅的平坦化方法，其特征在于：所述半导体衬底为硅衬底，所述第零层层间膜的材料为氧化硅；所述硬质掩模层的材料包括氧化硅或氮化硅。

8.如权利要求7所述的虚拟栅的平坦化方法，其特征在于：步骤三中，所述第一次化学机械研磨工艺停止在所述硬质掩模层上；

步骤四中，所述第二次平坦化工艺对所述第零层层间膜的去除速率小于对所述硬质掩模层的去除速率；

步骤五中，所述多晶硅减薄工艺对所述多晶硅伪栅、所述第零层层间膜和所述硬质掩模层的刻蚀速率相同。

9.如权利要求6所述的虚拟栅的平坦化方法，其特征在于：所述半导体器件的工艺技术节点为16nm以下。

10.如权利要求5所述的虚拟栅的平坦化方法，其特征在于：所述浅沟槽中填充的所述场氧采用可流动化学气相沉积工艺形成。