[发明专利]一种用于抗单粒子翻转存储器的可选位宽纠检错电路

说明书

一种用于抗单粒子翻转存储器的可选位宽纠检错电路，包括纠检错编码模块和纠检错解码模块；纠检错编码模块能够对11～64位宽的输入数据进行校验码编码操作，生成用于对数据进行纠检错的8位校验码，和输入数据一起输出给纠检错解码模块；纠检错解码模块对数据信号进行解码校验，当数据信号中存在一位错误时输出一位错误提示以及错误位置，并对错误进行纠正，当数据信号中存在两位错误时输出两位错误提示。本发明能够使用较少电路面积，在不占用过多的数据位宽前提下实现对11～64位数据的校验和纠检错，配合耐多位单粒子翻转的存储器结构实现对存储器抗单粒子翻转指标的提升，并可根据用户需求选择启用纠错和检错功能或只启用其中之一，实现更好的灵活性。

技术领域

本发明涉及一种用于抗单粒子翻转存储器的可选位宽纠检错电路，特别涉及一种对64位数据进行Hamming码的编码操作以及对经过编码的72位数据进行奇偶校验的纠检错电路，属于集成电路领域。

背景技术

存储器资源是电子系统中的重要资源，系统中需要存储器进行输入数据缓冲、中间数据暂存、输出结果存储与访问等操作。通常在可编程逻辑器件、片上集成系统和高速模数、数模转换器中均设置了大量的存储器电路，以确保器件能够顺利进行高速、大规模的数据处理任务，是确保器件高性能运行最为重要的电路模块。

对于应用在空间设备中的器件通常会受到空间单粒子效应的影响，会使存储器中的数据发生单粒子翻转，造成用户数据的错误。目前在存储器加固设计中，主流的方法是使用四交叉的双模冗余结构。这种方法能够有效防止单粒子效应造成的多个数据位翻转，但在单次读写操作中，发生单个数据位翻转的概率仍然较大且难以避免，因此有必要采用纠检错电路对存储器的数据进行校验，实现器件运行的可靠性和稳定性。

传统的校验方法包括奇偶校验、CRC校验等，这些方法都是通过特定的算法来检查数据中是否有发生错误。但是，奇偶校验只能确定数据中是否有错误，无法确定数据中发生错误的位数、位置等信息；CRC校验能够精确的得知数据中的错误位数，但是算法复杂，采用电路实现会占用大量面积。此外这两种校验方法都只能检测数据中的错误，无法对发现的错误进行纠正，在空间辐射环境中发生单粒子翻转后都只能重新刷新数据，影响了器件的执行效率和传输性能。因此，必须要设计一种能够对存储器数据进行校验纠错的电路，实现对存储器传输数据的错误检测与纠正，以保证应用于空间环境中的存储器的稳定运行，提升器件的抗辐射指标。

发明内容

本发明的技术解决问题为：克服现有技术的不足，提供一种用于抗单粒子翻转存储器的可配置纠检错电路，能够实现11～64位数据的校验位编码与解码校验操作，并可以根据校验结果提示并纠正数据中的一位错误或提示数据中的两位错误，既能确保存储器的稳定运行，又可以提升器件的抗辐射能力，满足空间应用器件对存储器抗辐射加固的需求。

本发明的解决方案为：

一种用于抗单粒子翻转存储器的可选位宽纠检错电路，包括纠检错编码模块和纠检错解码模块；

纠检错编码模块：能够对11～64位宽的输入数据进行校验码编码操作，生成用于对数据进行纠检错的8位校验码，和输入数据一起输出给纠检错解码模块；

纠检错解码模块：能够对来自纠检错编码模块的数据信号进行解码校验，当数据信号中存在一位错误时输出一位错误提示以及错误位置，并对错误进行纠正，当数据信号中存在两位错误时输出两位错误提示。

纠检错编码模块具有DI63:0共64个数据输入端口和CLK、EN、S1:0共4个控制端口以及DIP7:0共8个数据输出端口，控制端口S1:0为位宽选择端口，通过设置S1:0的值实现对11～64位宽的输入数据进行编码；

控制端口CLK用于为纠检错编码模块内的输出寄存器提供时钟，控制端口EN用于为纠检错编码模块内的输出寄存器提供使能信号，当EN为1、CLK为方波时纠检错编码模块启用，所有端口均有效，当EN为0、CLK为恒0或恒1时纠检错编码模块停用，所有端口均无效。